特許

J-GLOBAL ID：200903006528466757

集積回路チップ及びその操作方法並びにDRAM

発明者： キリハタ・トシアキ ,  クリストファー・ダグラス・ウェイト
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレイション
代理人 (1件)： 坂口 博 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-151471
公開番号（公開出願番号）：特開2000-036200
出願日： 1999年05月31日
公開日（公表日）： 2000年02月02日
要約：

【要約】【課題】 組込み自己テストでそのICの最適な電気的性能を決定する、集積回路(IC)チップを提供すること。【解決手段】 対応する最適性能の設定が、チップ上のNVRAMに記憶される。チップのパワーアップごとに、チップをその最高性能に設定する最適性能の設定が取り出され、チップ制御に提供される。

請求項（抜粋）：

回路コアと、テスト状態で前記回路コアをテスト及び制御するために接続された自己プログラマブル組込み自己テスト(SPBIST)論理と、前記テスト状態で前記SPBIST論理に応答して前記回路コアに制御パラメータを提供する制御論理と、前記テスト状態で前記SPBIST論理から制御情報を受け取り、正常パワーアップ時に、前記制御情報を前記制御論理に供給する不揮発性記憶装置とを備える集積回路チップ。

IPC (6件)：

G11C 29/00 671 ,  G01R 31/28 ,  G06F 11/22 330 ,  G06F 12/06 510 ,  G06F 12/16 310 ,  G11C 11/401

FI (6件)：

G11C 29/00 671 B ,  G06F 11/22 330 F ,  G06F 12/06 510 B ,  G06F 12/16 310 P ,  G01R 31/28 B ,  G11C 11/34 371 A

引用特許：

審査官引用 (2件)

• テスト機能内蔵メモリ集積回路
  公報種別：公開公報   出願番号：特願平7-114432   出願人：三菱電機株式会社
• 半導体集積回路
  公報種別：公開公報   出願番号：特願平5-163719   出願人：日本電気株式会社