特許
J-GLOBAL ID：200903006575338163
相変化記憶素子及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
特許業務法人共生国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2004-357232
公開番号（公開出願番号）：特開2006-019685
出願日： 2004年12月09日
公開日（公表日）： 2006年01月19日
要約：
【課題】 相変化膜の相変化に必要とする書込電流を低めることができる相変化記憶素子及びその製造方法を提供する。【解決手段】 下部構造を有する半導体基板上に形成、基板所定部分を露出させる第1、第2コンタクトホールを有する第1絶縁膜、第1コンタクトホールを埋込む導電プラグ、第1絶縁膜上に形成、第2コンタクトホールを埋込むビットライン、第1絶縁膜上に形成した第2絶縁膜、第2絶縁膜上に順次形成した上部電極、相変化膜パターン及びハードマスク膜、第2絶縁膜上に形成、ハードマスク膜上部表面を露出させる第3絶縁膜、第3、第2絶縁膜内を貫通形成し導電プラグを露出させる第3コンタクトホール、ハードマスク膜上に形成、相変化膜パターンを露出させる第4コンタクトホール、第3、第4コンタクトホールを埋込む第1、第2下部電極コンタクト、第3絶縁膜上に形成、第1、第2下部電極コンタクトが各々連結された下部電極を有する。【選択図】図9
請求項（抜粋）：
その上面に所定の下部構造が備えられた半導体基板上に形成され、前記半導体基板の所定の部分を露出させる複数の第1コンタクトホールと該第1コンタクトホール間の半導体基板の一部を露出させる第2コンタクトホールとを有する第1絶縁膜と、
前記第1コンタクトホールを埋め込む導電プラグと、
前記第1絶縁膜上に形成されて前記第2コンタクトホールを埋め込むビットラインと、
前記ビットラインを含んだ第1絶縁膜上に形成された第2絶縁膜と、
前記第2絶縁膜上の所定の部分に順次形成された上部電極、相変化膜パターン及びハードマスク膜と、
前記第2絶縁膜上に形成されて前記上部電極、相変化膜パターン及びハードマスク膜の両側を覆って前記ハードマスク膜の上部の表面を露出させる第3絶縁膜と、
前記第3及び第2絶縁膜内を貫通して形成されて前記導電プラグを露出させる複数の第3コンタクトホールと、
前記ハードマスク膜上の前記第3絶縁膜との隣接部位に形成され、前記相変化膜パターンの両側の表面を露出させる複数の第4コンタクトホールと、
前記第3、第4コンタクトホールを埋め込む第1、第2下部電極コンタクトと、
前記第3絶縁膜上に形成されて、前記第1、第2下部電極コンタクトが各々連結された複数の下部電極とを有することを特徴とする相変化記憶素子。
IPC (2件)：
FI (2件)：
H01L27/10 448
, H01L45/00 A
5F083FZ10
, 5F083JA56
, 5F083JA60
, 5F083MA01
, 5F083MA06
, 5F083MA15
, 5F083NA08
, 5F083PR40
