特許
J-GLOBAL ID：200903006579442046

半導体記憶装置

発明者：
赤木 勝俊

赤木 勝俊 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-203438
公開番号（公開出願番号）：特開平10-050073
出願日： 1996年08月01日
公開日（公表日）： 1998年02月20日
要約：
【要約】【課題】低消費電力の半導体記憶装置を提供する。【解決手段】1)プリチャージ用クロック1で制御されたNMOS3をオンして、ビット線4をプリチャージする。(プリチャージ区間)2)この時、NMOS1はオンしているが、PMOS3がオフしているため、VDD-GND間の、純粋なリーク分を除き、貫通電流はほとんど流れない。3)また、NMOS1がオンしているために、初段インバーターの出力は不定とならない。したがって読み出しデータ6も不定とはならず、読み出しデータ6が駆動する次段以降のゲートにおいても、貫通電流が流れるのを抑止出来る。
請求項（抜粋）：
メモリセルからの読み出し信号を増幅するセンスアンプを有する半導体記憶装置において、前記読み出し信号を前記メモリセルから前記センスアンプまで伝達するビット線が、プリチャージ用クロックでオン、オフが制御されるNMOSを介して、高電位電源線と接続し、読み出し動作前に前記ビット線をプリチャージする構成を持ち、前記センスアンプは、CMOSインバータータイプのセンスアンプであり、前記CMOSインバータータイプセンスアンプの初段インバーターにおいて、前記ビット線でオン、オフが制御される第1のPMOSのソースと高電位電源線の間に、プリチャージ用クロックでオン、オフが制御される第2のPMOSを有することを特徴とする半導体記憶装置。
IPC (4件)：
G11C 11/419 ,  G11C 11/409 ,  H03K 5/02 ,  H03K 19/0175
FI (4件)：
G11C 11/34 311 ,  H03K 5/02 A ,  G11C 11/34 353 F ,  H03K 19/00 101 F
引用特許：
審査官引用 (3件)
  • 半導体記憶装置
    公報種別：公開公報   出願番号：特願平3-218203   出願人：三菱電機株式会社
  • 特開昭63-026027
  • ダイナミック回路
    公報種別：公開公報   出願番号：特願平5-027932   出願人：株式会社東芝

前のページに戻る

TOP

BOTTOM