特許

J-GLOBAL ID：200903006593870182

プログラミング可能なコンポーネントにおけるコンフィグレーション可能な各エレメントの自己同期を確立する方法

発明者： マーティン フォアバッハ ,  ローベルト ミュンヒ
出願人/特許権者： ペーアーツェーテー インフォルマツィオーンステヒノロギー ゲゼルシャフト ミット ベシュレンクテル ハフツング
代理人 (1件)： 矢野 敏雄 (外3名)
公報種別：公表公報
出願番号（国際出願番号）：特願平10-533563
公開番号（公開出願番号）：特表2001-511325
出願日： 1998年02月07日
公開日（公表日）： 2001年08月07日
要約：

【要約】2次元または多次元のプログラミング可能なセル構造を有するコンポーネント(DFP,FPGA,DPGA,RAWマシン)内のコンフィグレーション可能なエレメントの同期確立および再コンフィグレーションのための、ならびに通常のマイクロプロセッサ、ディジタル信号プロセッサおよびマイクロコントローラでの条件付きジャンプを制御するための方法において、比較、極性符号、算術演算のキャリー、誤り状態などを用いて、処理を行うコンフィグレーション可能なエレメントによりデータ流内における処理中、同期信号を発生させ、該同期信号を別のエレメントへ同期確立のためデータバスを介して送信する。そしてデータ流から適切な命令に基づき、コンフィグレーション可能なエレメント内のコンフィグレーションワードを生成し、データバスを介して応答すべきレジスタのアドレスとともにコンフィグレーション可能な別のエレメントへ伝送する。これによりそのエレメントは外部のロードロジックの影響を受けずに(再)コンフィグレーションされる。さらにランタイムに同期信号に基づき、コンフィグレーション可能なエレメントの有効なコンフィグレーションを複数のコンフィグレーションから選択し、または有効な命令を演算機構の複数の可能な命令から選択する。

請求項（抜粋）：

2次元または多次元のプログラミング可能なセル構造を有するコンポーネント(DFP,FPGA,DPGA,RAWマシン)内のコンフィグレーション可能なエレメントの同期確立および再コンフィグレーションのための、ならびに通常のマイクロプロセッサ、ディジタル信号プロセッサおよびマイクロコントローラでの条件付きジャンプを制御するための方法において、 a)比較、極性符号、算術演算のキャリー、誤り状態などを用いて、処理を行うコンフィグレーション可能なエレメントによりデータ流内における処理中、同期信号を発生させ、該同期信号を別のエレメントへ同期確立のためデータバスを介して送信し、 b)前記データ流から適切な命令に基づき、コンフィグレーション可能なエレメント内のコンフィグレーションワードを生成し、データバスを介して応答すべきレジスタのアドレスとともにコンフィグレーション可能な別のエレメントへ伝送し、これにより該エレメントは外部のロードロジックの影響を受けずに(再)コンフィグレーションされ、 c)ランタイムに同期信号に基づき、コンフィグレーション可能なエレメントの有効なコンフィグレーションを、複数のコンフィグレーションから選択し、または有効な命令を演算機構の複数の可能な命令から選択する、 ことを特徴とする方法。

IPC (2件)：

H03K 19/177 ,  G06F 15/82 610

FI (2件)：

H03K 19/177 ,  G06F 15/82 610 Z

引用特許：

審査官引用 (2件)

• データ駆動型情報処理装置
  公報種別：公開公報   出願番号：特願平7-135117   出願人：シャープ株式会社
• 特開平2-226423