特許

J-GLOBAL ID：200903006634036079

半導体装置

発明者： 水野 智久 ,  杉山 直治 ,  高木 信一
出願人/特許権者： 株式会社東芝
代理人 (6件)： 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  村松 貞男 ,  橋本 良郎
公報種別：公開公報
出願番号（国際出願番号）：特願2003-363386
公開番号（公開出願番号）：特開2005-039171
出願日： 2003年10月23日
公開日（公表日）： 2005年02月10日
要約：

【課題】 歪みSiチャネルにおけるキャリアの移動度をより高めることができ、且つ正孔移動度と電子移動度との差を小さくする。【解決手段】 歪みSiチャネルを用いてnチャネルのMOSFET12とpチャネルのMOSFET11が形成された半導体装置において、nチャネルMOSFET12における歪みSiチャネルの電子電流方向を<001>軸に沿った方向、pチャネルMOSFET11における歪みSiチャネルの正孔電流方向を<011>軸に沿った方向に設定した。【選択図】 図3

請求項（抜粋）：

素子形成面の面方位が(110)面に規定された歪みSi層に形成され、歪みSiチャネルを有することを特徴とする半導体装置。

IPC (4件)：

H01L29/786 ,  H01L21/8238 ,  H01L27/08 ,  H01L27/092

FI (5件)：

H01L29/78 618B ,  H01L27/08 331E ,  H01L29/78 620 ,  H01L29/78 613A ,  H01L27/08 321C

Fターム (34件)：

5F048AA00 ,  5F048AA08 ,  5F048AC04 ,  5F048BA02 ,  5F048BA14 ,  5F048BA16 ,  5F048BB06 ,  5F048BB07 ,  5F048BD01 ,  5F048BD09 ,  5F048BF02 ,  5F048DA23 ,  5F110AA01 ,  5F110BB04 ,  5F110CC02 ,  5F110DD05 ,  5F110DD13 ,  5F110EE09 ,  5F110EE31 ,  5F110FF02 ,  5F110FF23 ,  5F110GG01 ,  5F110GG02 ,  5F110GG12 ,  5F110GG17 ,  5F110GG19 ,  5F110GG22 ,  5F110GG24 ,  5F110GG42 ,  5F110GG44 ,  5F110GG58 ,  5F110HJ13 ,  5F110HJ22 ,  5F110HL03

引用特許：

審査官引用 (2件)

• 単結晶薄膜半導体装置
  公報種別：公開公報   出願番号：特願平3-248170   出願人：株式会社東芝
• 電界効果トランジスタの製造方法、電界効果トランジスタ及び集積回路素子
  公報種別：公開公報   出願番号：特願2001-205945   出願人：株式会社東芝