特許

J-GLOBAL ID：200903006708247492

半導体基板のストリッピング、パッシベーション及び腐食の抑制

発明者： チェン,ジアン ,  シェイ,ピーター ,  イッシャロム,カーメル ,  ロウ,ウェスレイ ,  パパニュ,ジェームス エス. ,  マク,スティーヴ エス.ワイ. ,  ローデス,チャールズ スティーヴン ,  シエイ,ブライアン ,  ラッチフォード,スコット イアン ,  ウィリアムス,カレン エー. ,  ユーウォン,ヴィクトリア
出願人/特許権者： アプライド マテリアルズ インコーポレイテッド
代理人 (1件)： 長谷川 芳樹 (外3名)
公報種別：公表公報
出願番号（国際出願番号）：特願平7-520659
公開番号（公開出願番号）：特表平9-503103
出願日： 1995年01月27日
公開日（公表日）： 1997年03月25日
要約：

【要約】エッチャント副生成物(24)及び残留レジストをその上に有する基板(20)を、パッシベーション及び、随意ストリッピングする複数のサイクルのプロセスが説明される。この複数のサイクルのパッシベーションプロセスでは、基板が真空チャンバ(52)内に置かれ、パッシベーションガスが真空チャンバ内に導入され、パッシベーションガスからプラズマが発生する。その後、パッシベーションガスの流れが止められ、プラズマが消失する。このパッシベーションのサイクルは少なくとも2回繰り返されて、基板をパッシベーションする。この複数のサイクルのパッシベーション及びストリッピングのプロセスでは、各パッシベーションのサイクルは、基板から残留レジスト(26)をストリッピングするストリッピングのサイクルと交互に行われる。

請求項（抜粋）：

エッチャント副生成物をその上に有する基板をパッシベーションするプロセスであって: (a)真空チャンバ内に基板を置くステップと、 (b)パッシベーションガスを真空チャンバ内に導入して、パッシベーションガスからプラズマを発生させるステップと、 (c)パッシベーションガスの流れを止めて、プラズマを消失させるステップと、 (d)ステップ(b)と(c)を少なくとも1回繰り返し、基板上のエッチャント副生成物をパッシベーションするステップと、 (e)パッシベーションされた基板をチャンバから取り除くステップとを備える。

引用特許：

審査官引用 (3件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平3-272758   出願人：セイコーエプソン株式会社
• 特開平2-140923
  
• 特開平3-083337