特許
J-GLOBAL ID：200903006732230770

半導体記憶装置

発明者：
田浦 忠行

田浦 忠行 について

, 
渥美 滋

渥美 滋 について

, 
番場 博則

番場 博則 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-042417
公開番号（公開出願番号）：特開平10-241400
出願日： 1997年02月26日
公開日（公表日）： 1998年09月11日
要約：
【要約】【課題】セル電流モニタ用のバスを1本にし、チップサイズの増大を抑え、かつ性能の悪化を防ぐことのできる半導体記憶装置を提供する。【解決手段】入出力パッド(IO0 〜IOi )と、データ線DL0 〜DLi の間に、テスト時において外部へセル電流を導く、一段目のトランスファゲートMT0 〜MTi 、二段目のトランスファゲートMT20〜MT2nが設けられている。このトランスファゲート群IOGATEは、モニタ及びI/Oデコーダ回路24の出力(SELL00〜SELL0i,SELL10〜SELL1i)によって制御される。モニタ及びI/Oデコーダ回路24は、メモリセル電流をモニタする時のテスト信号であるMONITOR信号と、複数のI/O選択用の信号IO_SELの組み合せでコントロールされる。モニタ用のバス線BUSCELLは1本となる。
請求項（抜粋）：
選択される行と列に応じたアクセスを行うためメモリセルが行列状に配列される複数のメモリセルアレイと、任意の電位の入力可能な外部パッドに接続された1本のバス線と、前記バス線と複数のメモリセルアレイ間に設けられ、選択的に前記バス線と前記メモリセルアレイ内のいずれかの列とを接続可能にするトランスファゲート群と、前記トランスファゲート群をコントロールするためのデコーダ回路とを具備し、前記バス線を介して前記メモリセルの電流をモニタすることを特徴とする半導体記憶装置。
IPC (8件)：
G11C 29/00 673 ,  G11C 29/00 ,  G11C 29/00 603 ,  G11C 16/06 ,  H01L 27/115 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792
FI (7件)：
G11C 29/00 673 Z ,  G11C 29/00 673 V ,  G11C 29/00 673 W ,  G11C 29/00 603 P ,  G11C 17/00 633 A ,  H01L 27/10 434 ,  H01L 29/78 371
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM