特許

J-GLOBAL ID：200903006837322980

半導体装置およびその製造方法

発明者： 阪本 利司 ,  川浦 久雄 ,  馬場 寿夫 ,  二瓶 史行 ,  落合 幸徳 ,  本郷 廣生
出願人/特許権者： 日本電気株式会社
代理人 (4件)： 宮崎 昭夫 ,  石橋 政幸 ,  岩田 慎一 ,  緒方 雅昭
公報種別：再公表公報
出願番号（国際出願番号）：JP2003015322
公開番号（公開出願番号）：WO2004-051726
出願日： 2003年12月01日
公開日（公表日）： 2004年06月17日
要約：

微細化により、配線構造の抵抗値の増大および、エレクトロンマイグレーション及びストレスマイグレーション耐性の低下が問題となっている。 本発明は、微細化しても抵抗値が低く、エレクトロマイグレーションおよびストレスマイグレーションを生じない高い信頼性をもつ半導体装置の配線構造およびその製造方法を提供することにある。 半導体素子が形成された基板上の絶縁膜上に形成された配線溝あるいはビアホールにメタルとカーボンナノチューブの混合体を材料とした配線あるいは接続プラグを有する半導体装置と、その製造方法である。

請求項（抜粋）：

金属からなる接続プラグの断面に略均一にナノ材料が配置されていることを特徴とする半導体装置。

IPC (1件)：

H01L 21/60

FI (3件)：

H01L21/92 603A ,  H01L21/92 604Z ,  H01L21/92 603Z