特許
J-GLOBAL ID：200903006877661311
半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-203009
公開番号（公開出願番号）：特開平11-054743
出願日： 1997年07月29日
公開日（公表日）： 1999年02月26日
要約：
【要約】【課題】ゲート電極の周辺領域の不純物の濃度分布が、これ以外の領域の不純物の濃度分布に影響を及ぼさないようにして、MOS-FETの性能を向上できる半導体装置及びその製造方法を提供する。【解決手段】シリコン基板2上にシリコン酸化膜6を形成し、シリコン酸化膜6上にゲート電極10を形成する。さらに、シリコン酸化膜6及びゲート電極10上にシリコン窒化膜12を形成し、ゲート電極10の側壁部以外のシリコン窒化膜12上にシリコン酸化膜14を形成する。そして、シリコン酸化膜14をマスクにしてゲート電極10の側壁部に形成されたシリコン窒化膜12を除去した後、シリコン基板2に不純物イオンを注入する。
請求項（抜粋）：
半導体基板上に形成されたゲート電極と、上記ゲート電極の周辺領域下の上記半導体基板内に形成された浅い拡散層と、上記浅い拡散層の横に形成された深い拡散層と、上記浅い拡散層の下に選択的に形成されたこの浅い拡散層とは逆導電型の不純物濃度の高い領域と、を具備することを特徴とする半導体装置。
引用特許：
前のページに戻る
