特許
J-GLOBAL ID：200903006941553765
リフレッシュ装置を有する半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
荒船 博司 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-288643
公開番号（公開出願番号）：特開平10-144072
出願日： 1997年10月21日
公開日（公表日）： 1998年05月29日
要約：
【要約】【課題】ノイズの少ないリフレッシュ装置を有する半導体装置を提供する。【解決手段】デイジー・チェーン構造によるリフレッシュ装置を有する半導体装置において、信号が入力されるとこれを貯蔵する貯蔵手段と、貯蔵手段から出力される信号をデコードし、入力されたDRAM識別番号と初期に設定されている番号が一致するか否かを判断後、リフレッシュ制御信号を出力するデコーダ部と、デコーダ部のリフレッシュ制御信号が入力されると、貯蔵手段から出力されたリフレッシュ信号を利用してリフレッシュアドレスを生成するリフレッシュアドレス発生部と、リフレッシュアドレス発生部からアドレスが入力すると、デコーダ部のリフレッシュ制御信号によりアドレスをデコードしてノーマルローアドレスを出力するアドレスデコーダ部と、選定されたセルをリフレッシュさせた後、次に連結されたDRAMにリフレッシュ信号を出力するRAM回路部とを含む。
請求項（抜粋）：
デイジー・チェーン構造のシステムによるリフレッシュ装置を有する半導体装置において、DRAMの入力端子を介し信号が入力されるとこれを貯蔵する貯蔵手段と、前記貯蔵手段から出力される信号をデコードし、現在入力されているDRAM識別番号と初期に設定されているDRAM識別番号が一致するか否かを判断した後、セルをリフレッシュするためリフレッシュ制御信号を出力するデコーダ部と、前記デコーダ部のリフレッシュ制御信号が入力されると、前記貯蔵手段から出力されたリフレッシュ信号を利用してリフレッシュアドレスを生成するリフレッシュアドレス発生部と、前記リフレッシュアドレス発生部からアドレスが入力すると、前記デコーダ部のリフレッシュ制御信号により前記アドレスをデコードしてノーマルローアドレスを出力するアドレスデコーダ部と、前記アドレスデコーダ部から出力されるアドレスにより選定されたセルをリフレッシュさせ、前記リフレッシュ動作が終了した後、次に連結されたDRAMにリフレッシュ信号を出力するRAM回路部とを含むことを特徴とするリフレッシュ装置を有する半導体装置。
引用特許：
前のページに戻る
