特許
J-GLOBAL ID：200903006987328820
不揮発性半導体メモリ装置
発明者：
出願人/特許権者：
代理人 (1件)：
萩原 誠
公報種別：公開公報
出願番号（国際出願番号）：特願平10-009600
公開番号（公開出願番号）：特開平10-208490
出願日： 1998年01月21日
公開日（公表日）： 1998年08月07日
要約：
【要約】【課題】 メモリセルアレイ内で局部的に単一ビットセル動作と多重ビットセル動作とを遂行することのできる不揮発性メモリ装置を提供する。【解決手段】 同一基板上に主データを貯蔵するためのフィールド領域と、この主フィールド領域の欠陥セルとそれらのアドレスマッピングと関連するデバイス情報とを貯蔵するための冗長フィールド領域とを具備し、主フィールド領域ではセル当り2ビットのデータを貯蔵させ、冗長フィールド領域ではセル当り1ビットのデータを貯蔵させる。
請求項（抜粋）：
基板上に形成され、ローとカラムとを定義するメモリセルのアレイを有し、前記各メモリセルは少なくとも4つの可能な状態に各々対応するスレショルド電圧中の1つを持ち、前記セルアレイは主データを貯蔵するための主アレイと、主アレイ欠陥セルとそれらのアドレスマッピングと関連するデバイスデータとを貯蔵するための冗長アレイとを具備し、前記各ローに従って伸張する複数のワードラインと、前記各カラムに従って伸張する複数のビットラインと、各々が前記主アレイ上の少なくとも2つのビットラインに対応し、書込動作の間に少なくとも2つのビットライン中の選択された1つと関連するセルに少なくとも4つの可能な状態を表示させる主データを書込し、読出動作の間に選択されたビットラインに関連するセルから前記主データを読出する複数の第1ページバッファと、各々が前記冗長アレイ上の少なくとも2つのビットラインに対応し、書込動作の間に少なくとも2つのビットライン中の選択された1つに関連するセルに少なくとも4つの可能な状態中の2つを表示させるデバイスデータを書込み、読出動作の間に選択されたビットラインに関連するセルから前記デバイスデータを読出する複数の第2ページバッファとを含むことを特徴とする不揮発性半導体メモリ装置。
IPC (3件)：
G11C 16/06
, G11C 16/02
, G11C 29/00 603
G11C 17/00 639 B
, G11C 29/00 603 F
, G11C 17/00 641
