特許

J-GLOBAL ID：200903006992700274

位相誤差検出回路及びデジタルPLL回路

発明者： 福田 伸一
出願人/特許権者： ソニー株式会社
代理人 (1件)： 脇 篤夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-073034
公開番号（公開出願番号）：特開平9-247137
出願日： 1996年03月05日
公開日（公表日）： 1997年09月19日
要約：

【要約】【課題】 パーシャルレスポンス等化波形に対応して簡易な構成で精度よく位相誤差情報を検出できるデジタルPLL回路を実現する。【解決手段】 位相誤差検出回路は、再生クロックでサンプルされた入力データについて第1、第2のしきい値THU ,THL を生成し、順次入力されるサンプルデータについて第1、第2のしきい値を用いて3値判定『1』『0』『-1』を行なう。さらに3値判定結果から連続した2つのサンプルデータの間の期間における入力信号のエッジを検出する。そしてエッジが検出された際に、その2つのサンプルデータの値と、第1又は第2のしきい値を用いて、入力信号と再生クロックの間の位相誤差erを検出する。

請求項（抜粋）：

パーシャルレスポンス等化波形である入力信号が再生クロックでサンプルされたデータについて3値判定を行なうための第1、第2のしきい値を、サンプルデータから生成するしきい値生成手段と、順次入力されるサンプルデータについて前記第1、第2のしきい値を用いて3値判定を行なう3値判定手段と、前記3値判定手段による判定結果により、連続した2つのサンプルデータの間の期間における入力信号のエッジを検出するエッジ検出手段と、前記エッジ検出手段でエッジが検出された際に、その2つのサンプルデータの値と、前記第1又は第2のしきい値を用いて、前記入力信号と前記再生クロックの間の位相誤差を検出する誤差検出手段と、から構成されることを特徴とする位相誤差検出回路。

IPC (2件)：

H04L 7/033 ,  H03L 7/085

FI (2件)：

H04L 7/02 B ,  H03L 7/08 A

引用特許：

出願人引用 (2件)

• データ検出装置
  公報種別：公開公報   出願番号：特願平4-059708   出願人：ソニー株式会社
• 2値化回路
  公報種別：公開公報   出願番号：特願平5-341949   出願人：ソニー株式会社

審査官引用 (2件)

• データ検出装置
  公報種別：公開公報   出願番号：特願平4-059708   出願人：ソニー株式会社
• 2値化回路
  公報種別：公開公報   出願番号：特願平5-341949   出願人：ソニー株式会社