特許
J-GLOBAL ID：200903007028685378

半導体メモリ装置及び該装置におけるカラムアドレスデコ-ディング方法

発明者：
李始烈

李始烈 について

, 
李▲禎▼培

李▲禎▼培 について


出願人/特許権者：
三星電子株式会社

三星電子株式会社 について


代理人 (1件)： 大塚 康徳 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-249178
公開番号（公開出願番号）：特開2000-113672
出願日： 1999年09月02日
公開日（公表日）： 2000年04月21日
要約：
【要約】【課題】一つのアドレスを入力して2個のデータを同時に読出し、または、書き込むための半導体メモリ装置を提供する。【解決手段】本発明は、多数個のメモリセルとリダンダンシーメモリセルを備えるメモリセルアレー101、多数本のビット線、多数本の入出力線、ビット線と入出力線間に連結された多数個のスイッチング手段111〜126、カラムアドレスの下位ビットCAiを入力してプリデコーディングして、その最下位ビットが“0”であるアドレスに等しい偶数アドレスを特定する偶数プリデコーダ133、偶数プリデコーダによりプリデコーディングされたアドレスを逆デコーディングして、外部アドレスの下位ビットを修正した下位ビットを発生する逆デコーダ151と、逆デコーダの出力を受けてリダンダンシーメモリセル中の一つを活性化させるリダンダンシーイネーブル信号を発生するリダンダンシーイネーブル信号発生部141とを備える。
請求項（抜粋）：
データを貯蔵する多数個のメモリセルを備えるメモリセルアレーと、前記メモリセルに連結された多数本のビット線と、多数本の入出力線と、前記ビット線と前記入出力線との間に連結された多数個のスイッチング手段と、外部から入力されるアドレスをデコーディングして前記スイッチング手段中の少なくとも二つのスイッチング手段を同時に活性化させて、該当するビット線と該当する入出力線とを電気的に連結させるアドレスデコーダと、を備えることを特徴とする半導体メモリ装置。
IPC (4件)：
G11C 11/408 ,  G11C 11/413 ,  G11C 11/401 ,  G11C 29/00 603
FI (5件)：
G11C 11/34 354 B ,  G11C 29/00 603 F ,  G11C 11/34 302 A ,  G11C 11/34 341 C ,  G11C 11/34 371 D
引用特許：
出願人引用 (3件) 審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM