特許
J-GLOBAL ID：200903007041534087
マルチプロセッサ信号処理装置
発明者：
,
,
,
,
,
,
,
,
,
,
出願人/特許権者：
代理人 (8件)：
鈴江 武彦
, 河野 哲
, 中村 誠
, 蔵田 昌俊
, 峰 隆司
, 福原 淑弘
, 村松 貞男
, 橋本 良郎
公報種別：公開公報
出願番号（国際出願番号）：特願2006-268599
公開番号（公開出願番号）：特開2008-090455
出願日： 2006年09月29日
公開日（公表日）： 2008年04月17日
要約：
【課題】大容量のデータを高速で演算しなければならない信号処理時であっても、外部メモリヘのアクセス量を軽減させ且つ処理データのデータ転送を効率的に行うことで高速演算を可能とするマルチプロセッサ信号処理装置を提供すること。【解決手段】並設された第1プロセッサ2と、第2プロセッサ4と、第3プロセッサ6と、外部バス12に接続され且つ前記第1プロセッサ2と第2プロセッサ4とが共有するメモリである第1ローカル共有メモリ8と、外部バス12に接続され且つ前記第2プロセッサ4と第3プロセッサ6とが共有するメモリである第2ローカル共有メモリ10と、を具備し、前記第1ローカル共有メモリ8は、第1バンク8Aと第2バンク8Bと第3バンク8Cとを有し、前記第2ローカル共有メモリ10は、第1バンク10Aと第2バンク10Bと第3バンク10Cとを有することを特徴とするマルチプロセッサ信号処理装置。【選択図】 図1
請求項（抜粋）：
並設された複数個のプロセッサを具備するマルチプロセッサ信号処理装置であって、
外部バスに接続され、且つ前記複数個のプロセッサのうち隣接するプロセッサ同士が共有するメモリであるローカル共有メモリと、
前記外部バスに接続され、前記複数個のプロセッサを制御する為のコントロール用プロセッサと、
前記外部バスに接続されたメモリである外部メモリと、
前記外部バスに接続され、前記外部メモリと前記ローカル共有メモリとの間のデータ転送を行うDMAコントローラと、
を具備し、
前記ローカル共有メモリは、複数個のバンクを有することを特徴とするマルチプロセッサ信号処理装置。
IPC (2件)：
FI (3件)：
G06F15/167 615A
, G06F12/06 530A
, G06F12/06 550C
5B045AA01
, 5B045BB01
, 5B045BB12
, 5B045BB29
, 5B045BB32
, 5B045BB54
, 5B045DD01
, 5B045DD11
, 5B045EE27
, 5B045GG17
, 5B060AB10
, 5B060CA12
, 5B060KA02
, 5B060KA06
