特許
J-GLOBAL ID：200903007068738156
計算機システム
発明者：
出願人/特許権者：
代理人 (1件)：
ポレール特許業務法人
公報種別：公開公報
出願番号（国際出願番号）：特願2007-008185
公開番号（公開出願番号）：特開2008-176477
出願日： 2007年01月17日
公開日（公表日）： 2008年07月31日
要約：
【課題】タイムアウト障害のように、計算機システムが設計者の意図しない動作を行ったか、もしくは故障してしまって発生するハードウェア障害が発生した時に、計算機システムの管理者が障害部位の特定を容易にすることができる計算機システムを提供する。【解決手段】計算機システムの内部で、プロセッサ101及びメモリ107、拡張カード106間のデータの受け渡しを管理する回路であるチップセット110に、プロセッサ101または拡張カード106が発行したメモリアクセスもしくは拡張カード106へのアクセスの履歴を、チップセット内に記録する回路203を備える。計算機システムは、記録した履歴情報を、障害発生時に障害通報と共に計算機システムの管理者に送るか、もしくは計算機システムの管理者が外部から読み出す手段を備える。【選択図】図1
請求項（抜粋）：
第1のパスと、該第1のパスに接続されたプロセッサ及びチップセットと、前記チップセットに接続されたメモリ及び拡張カードとを有し、前記チップセットにより前記プロセッサとメモリ間及びプロセッサと拡張カード間の情報授受の制御を行うノードを有する計算機システムにおいて、
前記チップセットは、前記プロセッサもしくは拡張カードが発行した前記メモリに対するアクセスと、前記プロセッサが発行した前記拡張カードに対するアクセスの、当該チップセット内での処理状態を時間情報と共に記録する記録手段を有し、
前記ノードはさらに、他装置からの要求により、前記記録手段に記録されているチップセット内での処理状態と時間情報を第2のパスを介して読み出して、他装置に送信する手段を有することを特徴とする計算機システム。
IPC (2件)：
FI (2件)：
G06F11/34 D
, G06F13/00 301C
5B042GA11
, 5B042GA32
, 5B042GA33
, 5B042GA35
, 5B042GB01
, 5B042HH30
, 5B042LA01
, 5B042MA08
, 5B042MA09
, 5B042MC03
, 5B042MC07
, 5B042MC08
, 5B042MC35
, 5B083CC10
