マルチプロセッサ構成のバス制御回路

発明者：
出願人/特許権者：
代理人 (1件)：鈴江武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-187980
公開番号（公開出願番号）：特開平7-044490
出願日： 1993年07月29日
公開日（公表日）： 1995年02月14日
要約：

【要約】【目的】バスがフローティング状態に移る場合に、バス制御信号を能動的に切り替えることにより、バスを高速に動作させることができるようにする。【構成】1サイクル前に優先順位制御回路12により自プロセッサのバス取得が許可されたことがフリップ・フロップ132に記憶されており、且つ次のサイクルでのバス取得のためのバス取得要求が自プロセッサを含むいずれのプロセッサからも出力されていないことがNOR回路131により検出されていることを、AND回路133により検出して、その検出結果を次のサイクルにフリップ・フロップ135に記憶する。そして、フリップ・フロップ135の出力に応じて、自プロセッサ生成の通常の制御信号またはレベル“1”のVcc信号をセレクタ136により選択し、バスドライバ15によりバス制御線21に出力する。

請求項（抜粋）：

複数のプロセッサがバスにより相互接続されたマルチプロセッサシステムに適用されるマルチプロセッサ構成のバス制御回路であって、自プロセッサが1サイクル前に前記バスを取得し、且つ次サイクルに前記バスを取得するためのバス取得要求が前記複数のプロセッサのいずれからも出力されていない特定状態を検出する検出回路と、この検出回路の検出結果に応じて前記バスの制御信号を切り替える切替回路とを具備し、前記検出回路により前記特定状態が検出された場合に、前記切替回路により前記バスの制御信号を無効状態を示す所定レベルに能動的に切り替えることを特徴とするマルチプロセッサ構成のバス制御回路。

引用特許：

審査官引用 (3件)

マルチプロセツサ
公報種別：公開公報出願番号：特願平3-179161 出願人：三菱電機株式会社
バス制御方式
公報種別：公開公報出願番号：特願平3-181491 出願人：富士通株式会社
特開昭62-187954

前のページに戻る