特許
J-GLOBAL ID：200903007167963218
半導体装置及びその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
前田 弘 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-282360
公開番号（公開出願番号）：特開平10-125916
出願日： 1996年10月24日
公開日（公表日）： 1998年05月15日
要約：
【要約】【課題】 MIS型半導体装置の微細化に対して、スケーリング則に沿った各不純物拡散層の深さ等の縮小を実現する。【解決手段】 p型シリコン基板1の上に、ゲート絶縁膜4と、ゲート電極5と、サイドウォール7とを形成する。ゲート電極5及びサイドウォール7をマスクとして用い、p型シリコン基板1内に砒素イオンを注入し、ソース・ドレイン用不純物拡散領域10を形成する。同様に炭素イオンの注入を行って、ソース・ドレイン用不純物拡散領域10とオーバーラップする炭素ドープ領域Rcdを形成する。熱処理による不純物の活性化を行って、低抵抗のn型ゲート電極5aと、n型ソース・ドレイン領域10aとを形成する。その際、炭素により砒素の拡散が抑制されるので、n型ソース・ドレイン領域10aの深さが抑制され、スケーリング則に沿った深さの縮小が可能になる。
請求項（抜粋）：
半導体基板と、上記半導体基板内に形成された第1導電型の基板領域と、上記半導体基板上に形成されたゲート絶縁膜と、上記ゲート絶縁膜上に形成されたゲート電極と、上記半導体基板内の上記ゲート電極の両側方に位置する領域に形成された第2導電型のソース・ドレイン領域と、少なくとも上記ソース・ドレイン領域とオーバーラップする領域に形成された炭素ドープ領域とを備えていることを特徴とする半導体装置。
IPC (3件)：
H01L 29/78
, H01L 21/265
, H01L 21/336
H01L 29/78 301 X
, H01L 21/265 F
, H01L 21/265 602 A
, H01L 21/265 604 G
, H01L 29/78 301 P
