特許

J-GLOBAL ID：200903007267639183

半導体集積回路の配線構造

発明者： 千葉 和樹
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 鈴木 章夫
公報種別：公開公報
出願番号（国際出願番号）：特願平3-299858
公開番号（公開出願番号）：特開平5-109913
出願日： 1991年10月19日
公開日（公表日）： 1993年04月30日
要約：

【要約】【目的】 アナログ信号とディジタル信号が混在する半導体集積回路における、配線の設計上の制約を解消し、かつ配線の高密度化を可能とし、更にアナログ信号とディジタル信号のクロストークを抑止した配線構造を得る。【構成】 アナログ信号を通すアナログ配線2,5と、ディジタル信号を通すディジタル配線8とを交差配置してなる半導体集積回路において、一方の配線層(アナログ配線の一部)2の上側及び下側に接地した配線層(半導体基板1と接地金属配線層6)を形成し、他方の配線層8をこれら接地配線層の上側又は下側で交差させる。

請求項（抜粋）：

アナログ信号を通すアナログ配線と、ディジタル信号を通すディジタル配線とを交差配置してなる半導体集積回路において、前記一方の配線層の上側及び下側に接地した配線層を形成し、他方の配線層をこれら接地配線層の上側又は下側で交差させたことを特徴とする半導体集積回路の配線構造。

IPC (2件)：

H01L 21/90 ,  H01L 21/82

引用特許：

審査官引用 (3件)

• 特開昭63-133652
  
• 特開平3-177066
  
• 半導体集積装置
  公報種別：公開公報   出願番号：特願平3-206722   出願人：セイコーエプソン株式会社