特許
J-GLOBAL ID：200903007345118748

補間ルックアップ・テーブル回路および補間値の決定方法

発明者：
ヴィクター ジェイ.デュヴァネンコ

ヴィクター ジェイ.デュヴァネンコ について

, 
エリック シュマード

エリック シュマード について


出願人/特許権者：
トゥルービジョン インコーポレイテッド

トゥルービジョン インコーポレイテッド について


代理人 (1件)： 谷 義一 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-185454
公開番号（公開出願番号）：特開平11-085964
出願日： 1998年06月30日
公開日（公表日）： 1999年03月30日
要約：
【要約】【課題】 補間ルックアップ・テーブル(LUT)回路および補間値の決定方法を提供する。【解決手段】 補間ルックアップ・テーブル回路は第1部分(Qビット)と第2部分(N-Qビット)を含む複数の第1ビット群(Nビット)を持つ入力信号を受信する入力ポートと、複数のエントリをもち、該複数のエントリの各々が第3部分(Vビット)と第4部分(Dビット)を含む複数の第2ビット群をもっているルックアップ・テーブル(LUT)と、動作可能に入力ポートに結合され、入力信号の少なくとも第1部分に応答して複数のLUTエントリの1つを、ルックアップ・テーブル入力信号の第1部分に基づいて選択する選択手段とを含んでいる。補間LUT回路は動作可能に入力ポートとLUTに結合された結合器を含み、この結合器は入力信号の第2部分等を結合して補間LUT出力信号を出力する。
請求項（抜粋）：
補間ルックアップ・テーブル(LUT)回路において、第1部分と第2部分を含む複数の第1ビット群を有する入力信号を受信する入力ポートと、複数のエントリを有し、該複数のエントリの各々は第1部分と第2部分を含む複数の第2ビット群を有するLUTと、動作可能に前記入力ポートに結合されているセレクタ回路であって、該セレクタ回路は入力信号の少なくとも前記第1部分に応答して前記LUTの複数のエントリの1つを選択するものと、動作可能に前記入力ポートと前記LUTに結合されているマルチプライヤであって、該マルチプライヤは入力信号の第2部分と、選択されたLUTエントリの複数の第2ビット群の第2部分とを結合してマルチプライヤ出力信号を出力するものと、動作可能にマルチプライヤの出力ポートと前記LUTに結合されている加算器であって、該加算器はマルチプライヤ出力信号と選択されたLUTエントリの複数の第2ビット群の第1部分とを結合して補間LUT回路出力信号を出力するものとを備えたことを特徴とする補間ルックアップ・テーブル(LUT)回路。
IPC (3件)：
G06T 1/00 ,  G06F 17/17 ,  H04N 5/202
FI (3件)：
G06F 15/66 N ,  H04N 5/202 ,  G06F 15/353
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM