絶縁ゲート型バイポーラトランジスタ

発明者： ,
出願人/特許権者：
代理人 (1件)：藤谷修
公報種別：公開公報
出願番号（国際出願番号）：特願平5-285922
公開番号（公開出願番号）：特開平7-115189
出願日： 1993年10月18日
公開日（公表日）： 1995年05月02日
要約：

【要約】【目的】高破壊耐圧の絶縁ゲート型バイポーラトランジスタを構成すること。【構成】第一導電型をp型、第二導電型をn型とした n-ch IGBT素子100 の単位セル領域(A領域)及びガ-ドリング領域(B領域)の図1で、半導体基板のp+ 層4(第一半導体層),この上に高抵抗のn- 層3(第二半導体層),3〜6μmの深さにp層7(第三半導体層),p層7内にn+ 層8(第四半導体層),p層6,6'( 第五半導体層、ガ-ドリング構造)及びp層14が形成されている。p層14の位置は、ソ-ス電極9に対しドレイン電極1に正電圧が印加される際にp層7からp層6 領域に空乏層が広がる時、p層6 領域にてアバランシェ破壊が発生する前に空乏層端がp層14に到達するような位置に設定される。そのため、p層14はドレインに接続されているのでパンチスルーを起こし、ガ-ドリング領域内での高電界の発生及び大きな電流集中が防止される。

請求項（抜粋）：

第一導電型の第一半導体層と、該第一半導体層に接する第二導電型の第二半導体層と、該第二半導体層内に形成されるとともに、前記第二半導体層表面に接合部が終端するように部分的に形成された第一導電型の第三半導体層と、該第三半導体層内に形成されるとともに、前記第三半導体層表面に接合部が終端するように部分的に形成された第二導電型の第四半導体層と、前記第二半導体層と該第四半導体層との間の前記第三半導体層をチャネル領域として、少なくとも前記チャネル領域上にゲート絶縁膜を介して形成されたゲート電極と、前記第三半導体層と前記第四半導体層の両方に接触部を有するソース電極と、前記第三半導体層および前記第四半導体層が少なくとも一つ以上配置された領域の終端部の外側第二半導体層において、高耐圧化の目的で、前記第二半導体層内に形成されるとともに、前記第二半導体層表面に接合部が終端するように部分的に一つないしは複数個形成された第一導電型の第五半導体層と、前記第一半導体層を介してドレイン電流を供給するドレイン電極とを備えてなる絶縁ゲート型バイポーラトランジスタにおいて、前記第三半導体層の濃度によって決まる距離であって、空乏層形成時の雪崩破壊の臨界電圧に至る前に前記空乏層が前記第六半導体層に到達する距離だけ前記第一導電型の第五半導体層から離れ、前記第二半導体層内に形成されるとともに、前記第二半導体層表面に接合部が終端するように部分的に形成された第一導電型の第六半導体層を有し、前記第一導電型の第六半導体層と前記ドレイン電極を電気的に接続した構造となっていることを特徴とする絶縁ゲート型バイポーラトランジスタ。

引用特許：

出願人引用 (3件)

特開平4-332173
伝導度変調型MOSFETの製造方法
公報種別：公開公報出願番号：特願平3-235208 出願人：富士電機株式会社
特開平2-237162

審査官引用 (7件)

特開平4-332173
特開平4-332173
特開平2-237162

全件表示

前のページに戻る