特許
J-GLOBAL ID:200903007387164707

オプトエレクトロニック構造素子を製造する方法

発明者:
出願人/特許権者:
代理人 (1件): 矢野 敏雄 (外4名)
公報種別:公開公報
出願番号(国際出願番号):特願2002-108314
公開番号(公開出願番号):特開2002-344026
出願日: 2002年04月10日
公開日(公表日): 2002年11月29日
要約:
【要約】【課題】 温度に安定で、湿分に強いケーシングを有するオプトエレクトロニック半導体構造素子の製造方法を提供する。【解決手段】 ガラス成形体からなる2つの焼結未加工部品を製造し、供給し、未加工部品の結合すべき面に接着剤を塗布し、2つの未加工部品を金型に固定し、電気的接続部品を有する2つのガラス成形体の機械的複合体を製造する。
請求項(抜粋):
オプトエレクトロニック半導体構造素子がチップからなり、該チップが電気的接続部品を備えており、チップがケーシングに収容され、該ケーシングが機能的に少なくとも1つの基体および1つの載置物からなり、この2つがガラスからなるオプトエレクトロニック半導体構造素子を製造する方法において、以下の処理工程:a)2つの焼結ガラス未加工部品(ガラス成形体)を製造し、供給する工程、b)部品の結合すべき平面に接着剤を塗布する工程、c)2つの未加工部品を金型に固定する工程、d)電気的接続部品を有する2つのガラス成形体の機械的複合体を製造する工程を使用することを特徴とするオプトエレクトロニック半導体構造素子を製造する方法。
IPC (2件):
H01L 33/00 ,  H01L 23/08
FI (2件):
H01L 33/00 N ,  H01L 23/08 B
Fターム (9件):
5F041CA77 ,  5F041DA07 ,  5F041DA12 ,  5F041DA17 ,  5F041DA43 ,  5F041DA76 ,  5F041DA78 ,  5F041DB09 ,  5F041EE25
引用特許:
審査官引用 (4件)
全件表示

前のページに戻る