特許

J-GLOBAL ID：200903007426062780

内容アドレス・メモリ

発明者： パク クエン フング ,  ヒエプ バン トラン
出願人/特許権者： テキサス インスツルメンツ インコーポレイテツド
代理人 (1件)： 浅村 皓 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-334683
公開番号（公開出願番号）：特開平11-283378
出願日： 1998年11月25日
公開日（公表日）： 1999年10月15日
要約：

【要約】 (修正有)【課題】 タグ・セルの内容比較方法の低コスト化。【解決手段】 内容によってアドレスし得るメモリ(CAM)30が、タグ・セル10、10aで構成されたタグ・メモリ20を持つと共に、データ・キャッシュを持っている。各々のタグ・セルは、データ・ビットを記憶する為に普通のRAMセルと同じように構成されているが、その出力に多重化スイッチ16を持ち、これ、がタグ・セルの内容を表す信号を読取線15に印加する。各々の読取線で、タグ比較回路25が選択された列にある各々のセルからのビットを目標アドレスのビットと比較する。ある列内のすべてのセルに対する符合無しによって終了しない限り、このサイクルが目標アドレスの全部のビット及びタグ・メモリの相次ぐ列に対して繰返される。タグ比較回路は「ヒット」出力信号を保持する論理回路を有する。

請求項（抜粋）：

タグ及び各々のタグに関連したデータを記憶し、逐次的にタグを目標タグと比較する内容アドレス・メモリ(CAM)に於いて、各々のタグに関連するデータを記憶するように作用し得るデータ・キャッシュと、タグ・セルの行及び列を持っていて、各々のタグ・セルがタグのビットを記憶するように作用し得ると共に、ビットを表すセル出力信号を受取る多重化スイッチを持つタグ・メモリと、各々のビット選択線が1つの列のセルを接続していて、これらのセルの多重化スイッチを作動するように作用し得る多数のビット選択線と、各々の読取線が1行のセルを接続していて、その行のセルからのセル出力信号をこのセルに関連した多重化スイッチを介して受取るように作用し得る多数の読取線と、各々の読取線を介してセル出力信号を受取り、各々の読取線のセル出力信号を目標タグのビットを表す信号と比較するように作用し得るタグ比較回路と、目標タグのビットを逐次的にタグ比較回路に送出すように作用し得る目標タグ線と、タグ比較回路によって行われた比較の結果を表示するように作用し得るヒット線と、タグが目標タグと符合した時に、データ・キャッシュからのデータを出力するように作用し得るデータ・バスと、制御信号を受取る制御入力を持っていて、ビット選択線を作動すると共に、符合したタグに関連するデータを検索することができるように、データ・キャッシュを作動する読出し信号を発生するように作用し得る制御装置とを有する内容アドレス・メモリ。

IPC (3件)：

G11C 15/04 631 ,  G11C 15/04 601 ,  G06F 12/08

FI (3件)：

G11C 15/04 631 F ,  G11C 15/04 601 A ,  G06F 12/08 E

引用特許：

審査官引用 (2件)

• 連想記憶装置
  公報種別：公開公報   出願番号：特願平4-098309   出願人：シャープ株式会社
• 特開平4-176097