特許
J-GLOBAL ID：200903007499119682
パタ-ン形成方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平7-126196
公開番号（公開出願番号）：特開平8-320574
出願日： 1995年05月25日
公開日（公表日）： 1996年12月03日
要約：
【要約】 (修正有)【目的】 半導体極微細加工のリソグラフィにおけるレジスト処理工程を真空中の一貫処理で行なうドライプロセスを提供する。【構成】 真空チャンバ内でSi等からなる被加工基板3上に、ベンゼン環等を含む被加工基板に対してドライエッチング耐性の高い下層レジスト膜2、Si等を含んだポリメタクリレートの誘導体からなる上層レジスト膜11を真空チャンバ内でプラズマや光、熱による重合反応を用いて順次堆積させた後、エネルギー線の露光によって上層レジスト膜の表面ないしは内部にラジカルを発生7させる。次に、同ラジカルにスチレン等のモノマをグラフト重合させ、露光部と未露光部とのドライエッチング選択性を利用して、ハロゲンガスのドライエッチング10により上層レジスト膜をパターン状に加工する。さらに、同パターンをマスクとして酸素のドライエッチングにより下層レジストをパターン状に加工する。
請求項（抜粋）：
基板上に下層レジスト膜を堆積させる工程と、下層レジスト膜に上層レジスト膜を堆積させる工程と、上層レジスト膜に所定のパタ-ンに合わせて部分的にエネルギー線を露光する工程と、上層レジスト膜を所定のパターン状に加工する工程と、上層レジスト膜をマスクとしてドライエッチングで下層レジスト膜をパターン状に加工する工程、基板ないし基板加工層を下層レジスト層でドライエッチングにより加工し基板を上記所定のパターン状に加工する工程から成ることを特徴とするパターン形成方法。
IPC (10件)：
G03F 7/26
, G03F 7/26 511
, G03F 7/004 521
, G03F 7/038 505
, G03F 7/075 511
, G03F 7/36
, G03F 7/38 512
, G03F 7/40 521
, H01L 21/027
, H01L 21/3065
G03F 7/26
, G03F 7/26 511
, G03F 7/004 521
, G03F 7/038 505
, G03F 7/075 511
, G03F 7/36
, G03F 7/38 512
, G03F 7/40 521
, H01L 21/30 568
, H01L 21/30 569 H
, H01L 21/30 573
, H01L 21/302 H
