特許
J-GLOBAL ID:200903030543296319
シリレーションを利用したパターン形成方法
発明者:
,
出願人/特許権者:
代理人 (1件):
服部 雅紀
公報種別:公開公報
出願番号(国際出願番号):特願平5-289414
公開番号(公開出願番号):特開平7-077809
出願日: 1993年11月18日
公開日(公表日): 1995年03月20日
要約:
【要約】【目的】 多層フォトレジスト膜工程による解像度の増加効果を保ちながらシリレーションされたフォトレジスト膜を使用し工程を単純化させたパターン形成方法を提供する。【構成】 ウェハー20に第1フォトレジスト層21を形成し、その表面の一部をシリレーションさせシリレーション層23を形成する。次いで、シリレーション層上に第2フォトレジスト層24を形成し、所定のパターンを有するフォトマスク25を通じて前記第2フォトレジスト層を露光し現像し、第2フォトレジストパターンを形成する。前記第2フォトレジストパターンを蝕刻マスクにして前記シリレーション層23をエッチバックしてシリレーション層パターンを形成し、前記シリレーションパターンを酸化させた後、これを蝕刻マスクにして前記第1フォトレジスト層21を蝕刻し第1フォトレジストパターンを形成する。
請求項(抜粋):
基板上に第1フォトレジスト層を形成する段階と、シリレーション層を形成するために前記第1フォトレジスト層の表面部をシリレーションする段階と、前記シリレーション層上に第2フォトレジスト層を形成する段階と、所定のパターンを有するフォトマスクを使用し前記第2フォトレジスト層を露光し現像し、第2フォトレジストパターンを形成する段階と、前記シリレーション層パターンを形成するために前記第2フォトレジストパターンを取り除きながら、前記第2フォトレジストパターンを蝕刻マスクにして前記シリレーション層をエッチバックする段階と、前記シリレーションパターンを酸化させる段階と、前記第1フォトレジストパターンを形成するために前記酸化されたシリレーションパターンを蝕刻マスクにして前記第1フォトレジスト層を蝕刻する段階を具備してなることを特徴とするパターン形成方法。
IPC (2件):
G03F 7/26 511
, H01L 21/30
引用特許:
審査官引用 (8件)
-
特開昭60-063534
-
特開平3-126036
-
特開昭61-231549
-
特表昭62-501586
-
特開平3-280061
-
多層レジスト構造及びその製造方法
公報種別:公開公報
出願番号:特願平3-253784
出願人:沖電気工業株式会社
-
半導体装置の製造方法
公報種別:公開公報
出願番号:特願平4-267381
出願人:シャープ株式会社
-
半導体装置の製造方法
公報種別:公開公報
出願番号:特願平5-019137
出願人:日本電気株式会社
全件表示
前のページに戻る