特許

J-GLOBAL ID：200903007535966818

トランジスタを備えた装置およびその製造方法

発明者： 織田 明博
出願人/特許権者： シャープ株式会社
代理人 (1件)： 奥田 誠司
公報種別：公開公報
出願番号（国際出願番号）：特願2004-073129
公開番号（公開出願番号）：特開2005-260168
出願日： 2004年03月15日
公開日（公表日）： 2005年09月22日
要約：

【課題】特性の異なる複数の薄膜トランジスタを同一基板上に備えた、高性能で信頼性の高い装置を提供する。【解決手段】同一基板101の上に形成された高電圧用薄膜トランジスタ100Aおよび低電圧用薄膜トランジスタ100Bを含む複数のトランジスタを備えている。高電圧用薄膜トランジスタ100Aは、N層(Nは2以上の整数)の絶縁層104、107を含む第1ゲート絶縁膜と、第1ゲート絶縁膜を介して対向する第1半導体層103Aおよび第1ゲート電極108Aとを有し、低電圧用薄膜トランジスタ100Bは、N層の絶縁層104、107のうちの少なくともM層(Mは1以上でNより小さい整数)の絶縁層107を含む第2ゲート絶縁膜と、第2ゲート絶縁膜を介して対向する第2半導体層103Bおよび第2ゲート電極108Bとを有している。第2半導体層103Bは、N層の絶縁層104、107のうちで第2ゲート絶縁膜に含まれていない絶縁層104と第2ゲート絶縁膜とによって挟まれている。【選択図】図1

請求項（抜粋）：

同一基板上に形成された高電圧用薄膜トランジスタおよび低電圧用薄膜トランジスタを含む複数のトランジスタを備えた装置であって、 前記高電圧用薄膜トランジスタは、N層(Nは2以上の整数)の絶縁層を含む第1ゲート絶縁膜と、前記第1ゲート絶縁膜を介して対向する第1半導体層および第1ゲート電極とを有し、 前記低電圧用薄膜トランジスタは、前記N層の絶縁層のうちの少なくともM層(Mは1以上でNより小さい整数)の絶縁層を含む第2ゲート絶縁膜と、前記第2ゲート絶縁膜を介して対向する第2半導体層および第2ゲート電極とを有し、 前記第2半導体層は、前記N層の絶縁層のうちで前記第2ゲート絶縁膜に含まれていない絶縁層と前記第2ゲート絶縁膜とによって挟まれている、装置。

IPC (1件)：

H01L29/786

FI (4件)：

H01L29/78 612B ,  H01L29/78 617U ,  H01L29/78 618E ,  H01L29/78 618F

Fターム (27件)：

5F110AA08 ,  5F110AA30 ,  5F110BB02 ,  5F110CC02 ,  5F110CC07 ,  5F110DD13 ,  5F110DD17 ,  5F110EE04 ,  5F110EE44 ,  5F110FF02 ,  5F110FF09 ,  5F110GG02 ,  5F110GG13 ,  5F110GG19 ,  5F110GG25 ,  5F110GG28 ,  5F110GG32 ,  5F110GG34 ,  5F110GG37 ,  5F110GG45 ,  5F110GG52 ,  5F110HJ01 ,  5F110HJ13 ,  5F110HJ23 ,  5F110NN78 ,  5F110PP01 ,  5F110PP03

引用特許：

出願人引用 (2件)

• 液晶表示装置
  公報種別：公開公報   出願番号：特願平3-306223   出願人：株式会社東芝
• 薄膜トランジスタ装置及びその製造方法
  公報種別：公開公報   出願番号：特願2001-235283   出願人：富士通ディスプレイテクノロジーズ株式会社