特許
J-GLOBAL ID：200903007588258718

差動回路

発明者：
稲森 正憲

稲森 正憲 について


出願人/特許権者：
シャープ株式会社

シャープ株式会社 について


代理人 (1件)： 佐野 静夫
公報種別：公開公報
出願番号（国際出願番号）：特願平7-144719
公開番号（公開出願番号）：特開平8-340229
出願日： 1995年06月12日
公開日（公表日）： 1996年12月24日
要約：
【要約】【目的】差動入力電流の値やそれらの電流比に影響されずに、トランジスタのエミッタシリーズ抵抗の電圧降下による差動出力の誤差を補償できる差動回路を提供する。【構成】NPN型の第1、第2トランジスタQA,QBと、前記第1、第2トランジスタのコレクタと直流電源電圧間にそれぞれ接続された第1、第2抵抗RA,RBと、前記第1トランジスタのコレクタを第2トランジスタのベースに接続する手段と、前記第2トランジスタのコレクタを第1トランジスタのベースに接続する手段と、前記第1、第2トランジスタのエミッタに接続された第1、第2の差動電流入力端子TA,TBと、前記第1、第2トランジスタのエミッタにそれぞれベースが接続され、エミッタが共通に定電流源I0に接続されたNPN型の第3、第4トランジスタQ1,Q2と、前記第3、第4トランジスタのコレクタにそれぞれ接続された第1、第2の出力端子T1,T2とから成る差動回路。
請求項（抜粋）：
一対の入力トランジスタの対数特性を用いた差動回路において、その入力トランジスタのコレクタに所定の抵抗をそれぞれ接続し、その入力トランジスタのベースはそれぞれ対をなしているもう一方のトランジスタのコレクタに接続されることにより、入力トランジスタのコンタクト抵抗を含むエミッタシリーズ抵抗による電圧降下により発生する誤差を排除したことを特徴とする差動回路。
IPC (3件)：
H03G 7/06 ,  H03F 1/08 ,  H03F 3/45
FI (3件)：
H03G 7/06 ,  H03F 1/08 ,  H03F 3/45 A
引用特許：
審査官引用 (3件)
  • 特開昭62-159908
  • 可変利得増幅回路
    公報種別：公開公報   出願番号：特願平6-026771   出願人：株式会社東芝
  • 特開昭62-058713

前のページに戻る

TOP

BOTTOM