バーチカルトランジスタ及びその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：八田幹雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-244414
公開番号（公開出願番号）：特開平8-330586
出願日： 1995年09月22日
公開日（公表日）： 1996年12月13日
要約：

【要約】【課題】バーチカルトランジスタ及びその製造方法を提供する。【解決手段】本発明は通常の基板にSOI 基板構造を形成しその上に順に積層されて形成されたドレイン領域、チャネル領域及びソース領域と、前記チャネル領域を取り囲む円筒形のゲート絶縁層と、前記ゲート絶縁層を取り囲むゲート電極を有する3次元構造のバーチカルトランジスタを形成して素子の集積度を増加させることは無論、トレンチ工程を使用しないことにより漏れ電流による特性低下を防止し得る。

請求項（抜粋）：

半導体基板上に順に形成された第1絶縁層及び第1導電層と、前記第1導電層上に第1コンタクトホールを有する上で形成された第2絶縁層パターンと、前記第1コンタクトホールの周囲の第2絶縁層パターン上に前記第1コンタクトホールの底を露出させる上で前記第1コンタクトホールの直径より更に大きな直径を有するホールを備える第2導電層よりなるゲート電極と、前記第1コンタクトホールの底が露出されるように前記第1コンタクトホールと同じ大きさの第2コンタクトホールを具備する上で前記ゲート電極の上部に形成された第3絶縁層パターンと、前記ゲート電極のホール側壁に第4絶縁層で形成されたゲート絶縁層と、前記第2絶縁層パターンにより形成された第1コンタクトホールの内部に前記第1導電層と接触する第3導電層パターンの第1部分よりなるドレイン領域と、前記ゲート絶縁層により形成されたホ-ル内部に前記ドレイン領域と接触する第3導電層パターンの第2部分よりなるチャネル領域と、前記第3絶縁層パターンにより形成された第2コンタクトホールの内部に前記チャネル領域と接触する第3導電層パターンの第3部分よりなるソース領域を含むことを特徴とするバーチカルトランジスタ。

IPC (3件)：

H01L 29/78 , H01L 27/108 , H01L 21/8242

FI (3件)：

H01L 29/78 301 V , H01L 27/10 671 A , H01L 29/78 653 B

引用特許：

審査官引用 (3件)

半導体装置
公報種別：公開公報出願番号：特願平3-051353 出願人：株式会社日立製作所
半導体装置
公報種別：公開公報出願番号：特願平5-063095 出願人：モトローラ・インコーポレイテッド
薄膜トランジスタ
公報種別：公開公報出願番号：特願平4-195990 出願人：日本電気株式会社

前のページに戻る