半導体装置

発明者：
出願人/特許権者：
代理人 (1件)：佐野静夫
公報種別：公開公報
出願番号（国際出願番号）：特願2000-264946
公開番号（公開出願番号）：特開2002-073224
出願日： 2000年09月01日
公開日（公表日）： 2002年03月12日
要約：

【要約】【課題】消費電力低減のために自身の内部回路を待機状態にできる半導体装置において、外部入力端子に印加される入力電圧が唯一に確定しない場合には前記内部回路の動作状態に関係なく該外部入力端子に無駄な電流が流れてしまう。【解決手段】本発明に係る半導体装置10では、内部回路12を待機状態とする際、内部回路12への入力信号をラッチ回路11bによって保持してから該入力信号の供給ラインを切断し、内部回路12を動作状態に復帰させる際には、前記入力信号の供給ラインを接続し直してから該入力信号のラッチを解除する。

請求項（抜粋）：

消費電力低減のために自身の内部回路を待機状態とすることが可能であり、前記待機状態において入力電圧が唯一に確定しない外部入力端子を有する半導体装置において、前記内部回路を待機状態とする際には、前記内部回路に対する前記外部入力端子からの入力信号をラッチした後に前記外部入力端子からの入力を禁止し、逆に前記内部回路を動作状態に復帰させる際には、前記外部入力端子からの入力を許可した後にその入力信号のラッチを解除することを特徴とする半導体装置。

Fターム (3件)：

5B011EB03 , 5B011EB07 , 5B011LL06

引用特許：

審査官引用 (1件)

順序回路
公報種別：公開公報出願番号：特願平6-077926 出願人：日本電信電話株式会社

前のページに戻る