特許

J-GLOBAL ID：200903007687527828

炭化珪素半導体装置及びその製造方法

発明者： 片岡 光浩 ,  ラジェシュ クマール
出願人/特許権者： 株式会社デンソー
代理人 (1件)： 伊藤 洋二 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-165341
公開番号（公開出願番号）：特開平11-354791
出願日： 1998年06月12日
公開日（公表日）： 1999年12月24日
要約：

【要約】【課題】 セル領域の外周を囲む素子分離領域と電極層との間に位置するゲート酸化膜の耐圧及び信頼性を向上できるようにする。【解決手段】 セル領域の外周部に設けられた素子分離領域20の上に、n- 型エピ層2よりも高抵抗の薄膜層40をエピタキシャル成長等によって成膜し、この薄膜層40上にゲート酸化膜7を介してゲート電極8と電気的に接続された電極層8aを備える。このように、素子分離領域20上に成膜された薄膜層40上に、ゲート酸化膜7を介してゲート電極8に接続される電極層8aを備えることによって、結晶欠陥を有する素子分離領域20上にゲート酸化膜7を直接形成していないため、ゲート酸化膜7との界面における界面準位を増加させず、ゲート酸化膜7における結晶欠陥の発生を防止することができる。これにより、ゲート酸化膜7における耐圧及び信頼性を向上させることができる。

請求項（抜粋）：

炭化珪素よりなる第1導電型の低抵抗な半導体基板(1)と、前記半導体基板の表面上に形成され該半導体基板よりも高抵抗な第1の半導体層(2)と、前記第1の半導体層の所定領域に形成され、ゲート電極(8)への印加電圧を制御することにより、前記半導体層の表面側に形成されるソース電極(10)と前記半導体基板の裏面側に形成されるドレイン電極(11)との間の電流を制御するユニットセルと、前記ユニットセルが形成されたセル領域の外周部に設けられ、前記半導体層の表層部において該セル領域から離れる方向に延設されると共に、前記ソース電極と電気的に接続された第2導電型の素子分離領域(20)と、前記素子分離領域の上に成膜され、前記半導体層よりも高抵抗の第1導電型の半導体薄膜層(40)と、前記半導体薄膜層上に第1の絶縁膜(7)を介して配置されると共に、前記ゲート電極と電気的に接続された電極層(8a)が備えられていることを特徴とする炭化珪素半導体装置

FI (2件)：

H01L 29/78 652 P ,  H01L 29/78 652 T

引用特許：

審査官引用 (4件)

• 絶縁ゲート型半導体装置
  公報種別：公開公報   出願番号：特願平4-106589   出願人：富士電機株式会社
• 特開昭63-173373
  
• 特開平3-180074
  
• 特開昭61-013667