特許

J-GLOBAL ID：200903007786807328

半導体集積回路

発明者： 新井 寿和 ,  石井 秀雄
出願人/特許権者： 株式会社ルネサステクノロジ
代理人 (1件)： 大日方 富雄
公報種別：公開公報
出願番号（国際出願番号）：特願2004-253770
公開番号（公開出願番号）：特開2006-074306
出願日： 2004年09月01日
公開日（公表日）： 2006年03月16日
要約：

【課題】 ノイズの発生が少なく周辺回路や電子部品の誤動作を減少させることができるクロック生成回路およびそれを内蔵した半導体集積回路を提供する。【解決手段】 電圧制御発振器(116)を有し基準となる信号と出力発振信号を分周したフィードバック信号の位相を比較して前記電圧制御発振器の発振周波数を制御するPLL回路を備え、出力発振信号の周波数を所定の周期で変調させる機能を有するクロック生成回路(110)を内蔵した半導体集積回路において、ディジタル制御信号で前記変調周期を変化、またはフィードバック経路において所定の制御信号を与えることで変調周期を変化させるようにした。【選択図】 図1

請求項（抜粋）：

所定の回路に供給する為のクロックの発振周波数を所定の変調周期で変調させる機能を有するクロック生成回路を内蔵した半導体集積回路であって、 上記クロック生成回路は基準となる信号と電圧制御発振器の出力発振信号を分周したフィードバック信号との位相を比較する比較回路からの位相差に応じて前記電圧制御発振器の上記発振周波数を制御するPLL回路を備え、 上記PLL回路は上記電圧制御発振器と上記比較回路とを有し、 ディジタル制御信号で前記変調周期を変化させるように構成されていることを特徴とする半導体集積回路。

IPC (2件)：

H03L 7/08 ,  G06F 1/08

FI (2件)：

H03L7/08 N ,  G06F1/04 320Z

Fターム (18件)：

5B079BA01 ,  5B079BB04 ,  5B079BC06 ,  5B079DD03 ,  5B079DD08 ,  5B079DD13 ,  5J106AA04 ,  5J106BB08 ,  5J106CC01 ,  5J106CC15 ,  5J106CC21 ,  5J106CC41 ,  5J106CC53 ,  5J106DD13 ,  5J106DD32 ,  5J106GG09 ,  5J106HH01 ,  5J106KK26

引用特許：

出願人引用 (1件)

• 発振器
  公報種別：公開公報   出願番号：特願2001-288400   出願人：シチズン時計株式会社