特許
J-GLOBAL ID:200903007866703574
半導体集積回路
発明者:
,
,
,
,
,
出願人/特許権者:
代理人 (1件):
前田 弘 (外7名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-371299
公開番号(公開出願番号):特開2002-175183
出願日: 2000年12月06日
公開日(公表日): 2002年06月21日
要約:
【要約】【課題】 プログラマブルデバイスを配置した半導体集積回路の処理効率を向上させる。【解決手段】 半導体集積回路10は、コンフィギュレーションメモリ11と信号の授受が可能になっている。半導体集積回路10の内部には、命令メモリ11と、予約命令をF命令として記憶し、このF命令と同じ処理内容をCPUで行なうための代替命令として記憶している命令記憶部12と、プリフェッチ部14と、履歴記憶部15と、命令の種類を判別するための判別部16と、命令を書き換えるための書き換え制御部17と、CPU18と、FPGA19と、構成データメモリ20と、内蔵メモリ21と、構成データタグ22とを備えている。F命令の構成データがFPGA19内に存在しない場合には、代替命令を使用することで、CPU18によりFPGA19と同じ処理が行なわれる。
請求項(抜粋):
CPUと、回路構成が書き換え可能であるプログラマブルデバイスで構成される上記CPUの補助演算装置と、命令あるいは複数の命令からなる命令列を受けて、上記命令あるいは命令列が上記補助演算装置で処理が可能な予約命令か否かを判別する第1の判別手段と、上記予約命令の処理を行う回路構成データを上記補助演算装置に書き込むための構成データ書き込み手段とを備えている半導体集積回路。
IPC (6件):
G06F 9/38 370
, G06F 11/00
, G06F 15/78 510
, G06F 15/78
, H01L 27/04
, H01L 21/822
FI (5件):
G06F 9/38 370 C
, G06F 15/78 510 A
, G06F 15/78 510 G
, G06F 9/06 630 A
, H01L 27/04 U
Fターム (13件):
5B013DD03
, 5B062AA03
, 5B062CC01
, 5B062DD03
, 5B062DD09
, 5B076BA10
, 5B076EA17
, 5B076EB02
, 5F038DF04
, 5F038DF05
, 5F038DF06
, 5F038DF11
, 5F038EZ20
引用特許:
審査官引用 (2件)
-
プロセッサ
公報種別:公開公報
出願番号:特願平11-035499
出願人:株式会社日立製作所
-
特開平3-083136
前のページに戻る