特許

J-GLOBAL ID：200903007911567342

分周回路

発明者： 荒井 恒壽
出願人/特許権者： 日本電気株式会社
代理人 (1件)： ▲柳▼川 信
公報種別：公開公報
出願番号（国際出願番号）：特願平6-081243
公開番号（公開出願番号）：特開平7-288467
出願日： 1994年04月20日
公開日（公表日）： 1995年10月31日
要約：

【要約】【目的】 (N+1/2)分周回路を実現する。【構成】 マスタカウンタ1をクロックaにより0〜4のカウンタとして構成し、スレーブカウンタ2を反転クロックで動作させ、かつマスタカウンタ1が“2”のときに“0”になる0〜4カウンタとして動作させる。これ等両カウンタ1,2が夫々初期値“0”を示すときデコーダ4,5で検出してオアゲート6でこれ等検出出力fを導出し、クロックの2.5分周を可能とする。

請求項（抜粋）：

クロック信号をN.5(Nは正の整数)分周する分周回路であって、前記クロック信号を初期値α(αは0を含む正の整数)からα+2Nまで循環的に計数する第1の計数手段と、前記クロック信号の反転信号を初期値αから少なくともα+2Nまで計数し前記第1の計数手段の計数内容がα+Nに達したときに前記初期値αから再度計数をなす第2の計数手段と、前記第1及び第2の計数手段の各初期値αを示す出力の論理和演算をなす論理和手段とを含むことを特徴とする分周回路。

IPC (2件)：

H03K 23/68 ,  H03K 23/64

引用特許：

審査官引用 (2件)

• 可変分周回路
  公報種別：公開公報   出願番号：特願平4-155307   出願人：富士通株式会社
• 特開平3-131120