特許
J-GLOBAL ID:200903008131180841

高耐圧半導体デバイス

発明者:
出願人/特許権者:
代理人 (1件): 石島 茂男 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平10-062336
公開番号(公開出願番号):特開平11-251590
出願日: 1998年02月26日
公開日(公表日): 1999年09月17日
要約:
【要約】【課題】導通抵抗が低い高耐圧半導体デバイスを提供する。【解決手段】ドレイン領域の表面部分を構成する高導電領域18は、主拡散層36やチャネル拡散層37よりも深く拡散されており、導通抵抗が小さくなっている。更に、高導電領域18は、P型の拡散領域40によって囲まれており、球状接合が無く、高導電領域18内に広がる空乏層は、高導電領域18の内側に向けて伸びるようになっている。従って、低い導通抵抗を維持したまま。高耐圧になっている。
請求項(抜粋):
半導体のp型とn型のいずれか一方を第1の導電型とし、他方を第2の導電型とした場合に、前記第1の導電型のドレイン層表面に前記第2の導電型の拡散層が形成され、該第2の導電型の拡散層内に前記第1の導電型のソース拡散層が形成され、前記第2導電型の拡散層のうち、前記ソース拡散層と前記ドレイン層との間の領域がチャネル拡散層にされ、該チャネル拡散層表面に反転層が形成されると、前記ソース拡散層と前記ドレイン層とが前記反転層によって電気的に接続されるように構成された半導体デバイスであって、前記ドレイン層のうち、前記反転層によって前記ソース拡散層に接続される部分には、該ドレイン層内部よりも低抵抗な高導電領域が設けられ、該高導電領域は前記第2導電型の拡散層で囲まれたことを特徴とする半導体デバイス。
FI (2件):
H01L 29/78 652 J ,  H01L 29/78 652 P
引用特許:
審査官引用 (6件)
  • 特開昭58-068979
  • 特開昭54-000885
  • MOSFET素子
    公報種別:公開公報   出願番号:特願平6-246144   出願人:インターナショナル・レクチファイヤー・コーポレイション
全件表示

前のページに戻る