特許

J-GLOBAL ID：200903008135640626

ゲート絶縁膜、ゲート絶縁膜の評価方法、半導体素子、電子デバイスおよび電子機器

発明者： 宮田 正靖
出願人/特許権者： セイコーエプソン株式会社
代理人 (2件)： 増田 達哉 ,  朝比 一夫
公報種別：公開公報
出願番号（国際出願番号）：特願2006-343641
公開番号（公開出願番号）：特開2008-159639
出願日： 2006年12月20日
公開日（公表日）： 2008年07月10日
要約：

【課題】薄膜化した場合においても、SBDが生じ難いゲート絶縁膜、かかるゲート絶縁膜の評価方法を提供する。【解決手段】ゲート絶縁膜3は、下記一般式(1)で表される構造を有しており、下記一般式(1)で表される構造中のnが3または4であるものの総数をAとし、nが5以上であるものの総数をBとしたとき、{A/(A+B)}×100が1.2%以下なる関係を満足することにより、ソフトブレークダウンが生じるまでに流れる総電荷量が、40C/cm2以上となるよう構成されている。 [式中、nは2以上の整数を表す。また、Xは水素原子または水酸基を表す。]【選択図】なし

請求項（抜粋）：

シリコン、酸素原子および水素原子で構成され、平均厚さが10nm以下であるゲート絶縁膜であって、 当該ゲート絶縁膜は、下記一般式(1)で表される構造を有しており、

IPC (5件)：

H01L 29/78 ,  H01L 29/786 ,  H01L 21/316 ,  H01L 21/336 ,  H01L 21/66

FI (8件)：

H01L29/78 301G ,  H01L29/78 617T ,  H01L21/316 X ,  H01L21/316 S ,  H01L29/78 301T ,  H01L29/78 624 ,  H01L29/78 617V ,  H01L21/66 Q

Fターム (61件)：

4M106AA13 ,  4M106CA14 ,  4M106DH11 ,  5F058BC02 ,  5F058BD04 ,  5F058BF02 ,  5F058BF23 ,  5F058BF24 ,  5F058BF27 ,  5F058BF29 ,  5F058BF55 ,  5F058BF60 ,  5F058BF62 ,  5F058BF63 ,  5F058BH02 ,  5F058BJ01 ,  5F110AA12 ,  5F110AA24 ,  5F110BB01 ,  5F110CC02 ,  5F110DD02 ,  5F110DD05 ,  5F110DD13 ,  5F110EE09 ,  5F110EE45 ,  5F110FF02 ,  5F110FF05 ,  5F110FF23 ,  5F110FF32 ,  5F110FF36 ,  5F110GG02 ,  5F110GG13 ,  5F110GG15 ,  5F110NN02 ,  5F110NN22 ,  5F110NN23 ,  5F110NN27 ,  5F110NN35 ,  5F110NN62 ,  5F140AA24 ,  5F140AA25 ,  5F140AA37 ,  5F140AC36 ,  5F140BA01 ,  5F140BA03 ,  5F140BA07 ,  5F140BA12 ,  5F140BA13 ,  5F140BD06 ,  5F140BD17 ,  5F140BE07 ,  5F140BE10 ,  5F140BE17 ,  5F140BF04 ,  5F140BG28 ,  5F140BK13 ,  5F140CB04 ,  5F140CC02 ,  5F140CC03 ,  5F140CC12 ,  5F140CC15

引用特許：

出願人引用 (1件)

• 絶縁膜、半導体素子、電子デバイスおよび電子機器
  公報種別：公開公報   出願番号：特願2004-219191   出願人：セイコーエプソン株式会社