特許
J-GLOBAL ID：200903008184621807
エラスティック回路および集積回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
大西 健治
公報種別：公開公報
出願番号（国際出願番号）：特願平11-149958
公開番号（公開出願番号）：特開2000-341256
出願日： 1999年05月28日
公開日（公表日）： 2000年12月08日
要約：
【要約】【課題】 第1のクロックに同期したデータを入力し、第2のクロックに同期したデータを出力する簡易的なエラスティック回路備えた小面積でローパワー化された集積回路を提供する。【解決手段】 回路内部のクロックで動作し読み出しアドレスカウント値を出力するN+1進(Nは自然数)の読み出しアドレスカウンタ13と、この読み出しアドレスカウント値を入力し所定時間遅延させて出力する遅延回路14〜16と、この遅延回路から出力される読み出しアドレスカウント値をロード入力とし外部から入力されるクロックで動作することにより書き込みアドレスカウント値を出力するN+1進の書き込みアドレスカウンタ12と、入力されるデータを書き込みアドレスカウント値によって書き込み、書き込まれているデータを読み出しアドレスカウント値によって読み出すメモリ回路11とを設けた。
請求項（抜粋）：
第1のクロックに同期したデータを入力し、第2のクロックに同期したデータを出力するエラスティック回路において、前記第2のクロックで動作し読み出しアドレスカウント値を出力するN+1進(Nは自然数)の読み出しアドレスカウンタと、前記読み出しアドレスカウント値を入力し所定時間遅延させて出力する遅延回路と、前記遅延回路から出力される前記読み出しアドレスカウント値をロード入力とし、前記第1のクロックで動作することにより書き込みアドレスカウント値を出力するN+1進の書き込みアドレスカウンタと、入力されるデータを前記書き込みアドレスカウント値によって書き込み、書き込まれているデータを前記読み出しアドレスカウント値によって読み出すメモリ回路とを備えてなることを特徴としたエラスティック回路。
IPC (4件)：
H04L 7/00
, G06F 1/10
, G06F 5/06
, H04L 29/08
H04L 7/00 A
, G06F 5/06 Z
, G06F 1/04 330 A
, H04L 13/00 307 Z
5B079CC05
, 5B079CC14
, 5B079DD06
, 5B079DD08
, 5B079DD13
, 5B079DD17
, 5K034AA10
, 5K034EE00
, 5K034HH21
, 5K034HH23
, 5K034MM08
, 5K047AA16
, 5K047LL01
, 5K047MM24
, 5K047MM25
, 5K047MM28
, 5K047MM36
, 5K047MM56
