画像処理装置

発明者： , ,
出願人/特許権者：
代理人 (1件)：岡田敬
公報種別：公開公報
出願番号（国際出願番号）：特願平8-053026
公開番号（公開出願番号）：特開平9-244602
出願日： 1996年03月11日
公開日（公表日）： 1997年09月19日
要約：

【要約】【課題】限定されたビット数のデジタル入力を有する表示装置に、そのビット数より大きな階調の表示を行うための多階調化処理回路において、大規模な画素数の高精細表示装置に対応できる処理能力及び処理速度を実現する。【解決手段】奇数列画素の画像データと偶数列画素の画像データを加算回路7及び8によって並列に処理し、奇数列画素の誤差データを算出して、偶数列画素の画像データに加算し、その結果の偶数列画素の誤差データを次のタイミングで印加される画像データのための誤差データとしてラッチ回路9に保持する。

請求項（抜粋）：

各画素の画像表示データがLビットで構成され、該Lビットの画像表示データによって表示がなされる表示装置に適用され、Lビットより大きいPビットの画像データによって表示される階調を疑似的に前記表示装置に表示するための画像処理装置において、水平方向の連続する画素のPビットの複数の画像データに対応して設けられ、前記複数の画像データが同時に印加される複数の加算回路と、該各々の加算回路の所定下位ビットを誤差データとして隣接する次の加算回路に印加する手段と、印加された画素データの内、最後の画素に対応する加算回路の所定の下位ビットを保持し、印加された画像データの内の最初の画素に対応する加算回路に印加する誤差データ保持回路とを備えた画像処理装置。

IPC (7件)：

G09G 5/00 520 , G09G 5/00 , G09G 3/36 , G09G 5/02 , G09G 5/18 , G09G 5/36 520 , H04N 9/64

FI (7件)：

G09G 5/00 520 J , G09G 5/00 520 W , G09G 3/36 , G09G 5/02 B , G09G 5/18 , G09G 5/36 520 A , H04N 9/64 Z

引用特許：

審査官引用 (3件)

疑似階調処理装置
公報種別：公開公報出願番号：特願平5-289389 出願人：三洋電機株式会社
並列処理装置
公報種別：公開公報出願番号：特願平4-244578 出願人：富士ゼロックス株式会社
画像処理方法及び装置
公報種別：公開公報出願番号：特願平5-049040 出願人：キヤノン株式会社

前のページに戻る