特許

J-GLOBAL ID：200903008307570773

半導体装置

発明者： 真有 浩一
出願人/特許権者： ソニー株式会社
代理人 (1件)： 志賀 富士弥 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-156885
公開番号（公開出願番号）：特開平8-023081
出願日： 1994年07月08日
公開日（公表日）： 1996年01月23日
要約：

【要約】【目的】 書き込み消去電圧が低く、且つ直接メモリセルにつながるコンタクトレスアレイを実現できると共に、誤書き込みのマージンを広げた半導体装置を提供する。【構成】 シリコン基板11にフローティングゲートとしてのポリシリコン膜22と、コントロールゲートとしてのポリシリコン膜24をパターニングし、MOSトランジスタのソース17の不純物濃度をドレイン16の不純物濃度より十分薄く設定する。これにより、誤書き込みを防止し、書き込み消去に要する電圧を低くすることが可能となる。

請求項（抜粋）：

半導体基板に、ビットラインとソースラインとが拡散層で互いに平行をなすように形成され、且つワードラインがそれらと直交する配線層で形成されると共に、MOSトランジスタとなる部分にフローティングゲートが存在する半導体装置において、前記MOSトランジスタのソースとドレインとの不純物濃度が異なることを特徴とする半導体装置。

IPC (4件)：

H01L 27/115 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (2件)：

H01L 27/10 434 ,  H01L 29/78 371

引用特許：

審査官引用 (2件)

• 不揮発性メモリの製造方法
  公報種別：公開公報   出願番号：特願平4-314802   出願人：シャープ株式会社
• 特開平2-128477