特許

J-GLOBAL ID：200903008407578755

半導体装置の製造方法

発明者： 魚地 秀貴 ,  早川 昌彦 ,  坂間 光範 ,  小沼 利光 ,  山崎 舜平
出願人/特許権者： 株式会社半導体エネルギー研究所
公報種別：公開公報
出願番号（国際出願番号）：特願平8-181297
公開番号（公開出願番号）：特開平9-251996
出願日： 1996年06月20日
公開日（公表日）： 1997年09月22日
要約：

【要約】【目的】テーパー状のコンタクトホールを容易に形成する。【構成】層間絶縁膜115の1層目には、プラズマCVD法より窒化珪素膜115aを厚さ500Åに成膜する。2層、3層目は、TEOSガスを原料にして、プラズマCDV法により酸化珪素膜を成膜する。この際に、2層目はrf出力を300Wで、厚さ5000Åに酸化珪素膜115bを成膜し、3層目はrf出力を50Wで、厚さ1000Åに酸化珪素膜115cを成膜する。この多層構造の層間絶縁物115、及びゲイト電極の周囲に形成された緻密な陽極酸化物108をそれぞれエッチングすることにより,ゲイト電極のコンタクトホールがテーパー状に形成される。

請求項（抜粋）：

金属導電層又は半導体層を形成する工程と、前記金属導電層又は半導体層を覆うように絶縁膜をCVD法により形成する工程と、前記絶縁膜の所望の部分をエッチングしてコンタクトホールを形成する工程と、を有する半導体装置の製造方法において、前記絶縁膜を形成する工程は、成膜条件を段階的又は連続的に変化して、前記絶縁膜のエッチングレートが上層に行くに従って段階的に又は連続的に増加するようにしたことを特徴とする半導体装置の製造方法。

IPC (5件)：

H01L 21/316 ,  H01L 21/28 ,  H01L 21/3065 ,  H01L 21/768 ,  C23C 16/50

FI (6件)：

H01L 21/316 M ,  H01L 21/316 P ,  H01L 21/28 U ,  C23C 16/50 ,  H01L 21/302 M ,  H01L 21/90 C

引用特許：

審査官引用 (3件)

• 特開平3-036769
  
• 特開昭62-291064
  
• アクティブマトリックス型液晶表示素子
  公報種別：公開公報   出願番号：特願平3-346591   出願人：株式会社東芝