特許

J-GLOBAL ID：200903008578629790

確実な書き込みを行うために相変化メモリアレイをバイアスする構造および方法

発明者： ロイ イー ショイアーレン
出願人/特許権者： マトリックス セミコンダクター インコーポレイテッド
代理人 (1件)： 特許業務法人快友国際特許事務所
公報種別：公表公報
出願番号（国際出願番号）：特願2007-552166
公開番号（公開出願番号）：特表2008-527613
出願日： 2006年01月11日
公開日（公表日）： 2008年07月24日
要約：

ダイオードと相変化材料を含むメモリセルを備えたメモリアレイは、全ての非選択メモリセルを逆バイアス状態で維持することによって確実に書き込みされる。従って、リークが低く、確実性が高く、非選択メモリセルは全く妨害されない。連続書き込み中に非選択メモリセルが妨害されないように、新しいビットラインおよびワードラインを選択する前に、事前に選択したビットラインおよびワードラインをそれらの非選択電圧にする。修正された電流ミラー構造は、相変化材料の状態切り替えを制御する。【選択図】図8

請求項（抜粋）：

各々がダイオードとメモリ材料を備えており、前記メモリ材料が熱的起動によって一つの状態から別の状態に可逆的に切り替え可能であり、各々がワードラインとビットラインの間に直列に接続されたメモリセルのアレイを備えている集積回路において、非選択メモリセルを妨害せずに少なくとも一つの選択メモリセルを書き込む方法であって、 少なくとも一つの選択メモリセルに接続されていないワードラインとビットライン上の電圧を制御し、 少なくとも一つの選択メモリセルに接続されているワードラインとビットラインの一方の電圧を制御し、 少なくとも一つの選択メモリセルに接続されているワードラインとビットラインの他方の電流を制御し、 前記電流が熱的起動を生じさせる方法。

IPC (2件)：

G11C 13/00 ,  H01L 27/105

FI (2件)：

G11C13/00 A ,  H01L27/10 448

Fターム (4件)：

5F083FZ10 ,  5F083JA39 ,  5F083JA40 ,  5F083JA60

引用特許：

審査官引用 (2件)

• 特許第6545907号
  
• 半導体デバイス
  公報種別：公開公報   出願番号：特願平8-064536   出願人：川崎製鉄株式会社