特許

J-GLOBAL ID：200903008637059439

半導体装置およびその製造方法

発明者： 林 良之
出願人/特許権者： キヤノン株式会社
代理人 (4件)： 宮崎 昭夫 ,  石橋 政幸 ,  岩田 慎一 ,  緒方 雅昭
公報種別：公開公報
出願番号（国際出願番号）：特願2005-107716
公開番号（公開出願番号）：特開2006-287117
出願日： 2005年04月04日
公開日（公表日）： 2006年10月19日
要約：

【課題】 トレンチ側壁近傍に均一な拡散層を形成してリーク電流の発生を抑制する。【解決手段】 素子分離領域に対応する領域が開口されたシリコン窒化膜112をマスクとしてシリコン酸化膜111および半導体シリコン基板110の一部を順次エッチングにより除去してトレンチ14を形成する。シリコン酸化膜111およびシリコン窒化膜112からなる絶縁膜をマスクにして、選択エピタキシャル成長により、トレンチ114を形成した部分に、ボロンをドープしたエピタキシャル層115を形成すると同時に、エピタキシャル層115を通じてボロンを拡散させてボロン拡散層116を得る。【選択図】図1

請求項（抜粋）：

半導体基板の一主面にトレンチを形成する第1の工程と、 前記トレンチの内壁に、第1の導電型の第1の半導体領域を選択的にエピタキシャル成長させて形成する第2の工程と、 前記エピタキシャル層が形成された前記トレンチの内部に絶縁材料を埋め込んで素子分離領域を形成する第3の工程とを含む、半導体装置の製造方法。

IPC (3件)：

H01L 21/76 ,  H04N 5/335 ,  H01L 27/146

FI (4件)：

H01L21/76 V ,  H04N5/335 E ,  H04N5/335 U ,  H01L27/14 A

Fターム (34件)：

4M118AA05 ,  4M118AB01 ,  4M118BA14 ,  4M118CA03 ,  4M118CA04 ,  4M118DD04 ,  4M118DD10 ,  4M118DD12 ,  4M118EA01 ,  4M118EA16 ,  4M118FA06 ,  4M118FA26 ,  4M118FA27 ,  4M118FA28 ,  4M118FA33 ,  5C024CX32 ,  5C024CY47 ,  5C024GX03 ,  5C024GX16 ,  5C024HX01 ,  5F032AA34 ,  5F032AA82 ,  5F032AC01 ,  5F032BB01 ,  5F032CA15 ,  5F032CA17 ,  5F032CA21 ,  5F032CA23 ,  5F032DA12 ,  5F032DA16 ,  5F032DA22 ,  5F032DA23 ,  5F032DA47 ,  5F032DA74

引用特許：

出願人引用 (1件)

• MOS型固体撮像装置
  公報種別：公開公報   出願番号：特願2001-342290   出願人：株式会社東芝