特許
J-GLOBAL ID：200903008660647550

固定ビットレート通信に用いるセル分解方式

発明者：
鈴木 宗之

鈴木 宗之 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 木村 高久
公報種別：公開公報
出願番号（国際出願番号）：特願平5-243090
公開番号（公開出願番号）：特開平7-107090
出願日： 1993年09月29日
公開日（公表日）： 1995年04月21日
要約：
【要約】【目的】リアセンブリ処理サイクルには必ず出力バッファに対するデータの出力が可能となり、セル誤配による出力バッファのアンダーフローが生じないようにした固定ビットレート通信に用いるセル分解方式を提供する。【構成】エラー処理部(ERCV)15とリアセンブリ部(RASM)16を並列に配置し、これから再生されるべきセルの情報部の格納されている揺らぎ吸収バッファ(RIBF)12のアドレスRip(i)およびダミーデータ出力の情報が再生順にスタックしていくスタックメモリ(SMEM)14を設け、リアセンブリ部(RASM)16におけるリアセンブリ処理の前にこれらの情報をあらかじめスタックメモリ(SMEM)14に記憶しておき、リアセンブリ部(RASM)16はスタックメモリ(SMEM)14を参照することで、リアセンブリ処理を行う。
請求項（抜粋）：
音声・映像等の固定ビットレートデータをセルに変換して通信する固定ビットレート通信に用いるセル分解方式において、受信したセルに含まれるシーケンス番号を基に受信したセル列の紛失・誤配またはデータ誤りを検出するエラー処理部と、受信したセルから情報部分を抽出し該情報部だけからなるデータ列を再組み立てするリアセンブリ部と、前記エラー処理部の検出出力に基づき、前記リアセンブリ部におけるデータ列の再組み立ての順序を、前記リアセンブリ部におけるデータ列の再組み立て処理に先立って記憶する記憶手段とを具備し、前記リアセンブリ部は、前記記憶手段に記憶されたデータ列の再組み立ての順序にしたがいデータ列を再組み立てすることを特徴とする固定ビットレート通信に用いるセル分解方式。
IPC (2件)：
H04L 12/28 ,  H04Q 3/00
引用特許：
審査官引用 (22件)
  • パケット受信装置
    公報種別：公開公報   出願番号：特願平5-195875   出願人：松下電器産業株式会社
  • 特開平4-265034
  • 特開平3-133233
全件表示

前のページに戻る

TOP

BOTTOM