特許
J-GLOBAL ID：200903008670344254
半導体装置及びその製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
高田 守
公報種別：公開公報
出願番号（国際出願番号）：特願平6-008840
公開番号（公開出願番号）：特開平7-221297
出願日： 1994年01月28日
公開日（公表日）： 1995年08月18日
要約：
【要約】【目的】 ソース/ドレイン領域の寄生抵抗を低減する。特に、ソース領域の寄生抵抗をドレイン領域の寄生抵抗よりも低減する。【構成】 半導体層のソース領域にのみ不活性イオンを注入し、半導体層の表面近傍に結晶性ダメージ層を形成することにより、シリサイド化反応を滑らかに促進させ、ソース領域において膜厚の厚いチタンシリサイド膜15を形成する。
請求項（抜粋）：
半導体チップ上に形成された第1のシリサイド膜と、前記半導体チップ上に形成され、前記第1のシリサイド膜と同一材料からなる前記第1のシリサイド膜の膜厚と異なる膜厚を持つ第2のシリサイド膜とを備えたことを特徴とする半導体装置。
IPC (4件)：
H01L 29/78
, H01L 21/28 301
, H01L 21/76
, H01L 29/786
H01L 29/78 301 S
, H01L 21/76 S
, H01L 29/78 311 S
