特許
J-GLOBAL ID：200903008689637244
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (4件)：
田澤 博昭
, 加藤 公延
, 田澤 英昭
, 濱田 初音
公報種別：公開公報
出願番号（国際出願番号）：特願2003-085924
公開番号（公開出願番号）：特開2004-295986
出願日： 2003年03月26日
公開日（公表日）： 2004年10月21日
要約：
【課題】検索動作においてサーチ線の活性化頻度を減少させることで消費電力を低減することができる半導体記憶装置を提供する。【解決手段】4個のメモリセル1a〜1dの各々が記憶するディジタル値の組み合わせを2ビットのディジタル値で表現した記憶データが設定されるCAMセルブロックと、メモリセル1a〜1dが記憶するディジタル値と一致比較されるディジタル値が設定されるサーチ線5a〜5dと、メモリセル1a〜1dに接続するサーチ線5a〜5dに対して1ビットのディジタル値をそれぞれ設定して、4ビットのディジタル値の組み合わせを2ビットのディジタル値で表現した検索データを設定する検索データ設定部7と、記憶データと検索データの一致不一致を判定するトランジスタ10a〜10d,11a〜11dと、この判定結果を出力するマッチ線3とを備える。【選択図】 図1
請求項（抜粋）：
1ビットのディジタル値を記憶するL(L=2のM乗となる整数)個のメモリセルからなり、各メモリセルが記憶するディジタル値の組み合わせをM(Mは2以上の正の整数)ビットのディジタル値で表現した記憶データが設定されるメモリセルブロックと、
上記メモリセルが記憶するディジタル値と一致比較される1ビットのディジタル値が設定されるサーチ線と、
L本のサーチ線に対して1ビットのディジタル値をそれぞれ設定して、Lビットのディジタル値の組み合わせをMビットのディジタル値で表現した検索データを設定する検索データ設定部と、
上記メモリセルブロックを構成するメモリセルが記憶するディジタル値とこれらメモリセルに接続するサーチ線に設定されたディジタル値とを一致比較して、上記記憶データと上記検索データの一致不一致を判定する一致比較部と、
上記一致比較部の判定結果を出力する出力部と
を備えた半導体記憶装置。
IPC (1件)：
FI (2件)：
G11C15/04 631F
, G11C15/04 601A
