特許
J-GLOBAL ID:200903008710755457

不揮発性半導体記憶装置およびその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 筒井 大和
公報種別:公開公報
出願番号(国際出願番号):特願2001-366870
公開番号(公開出願番号):特開2003-168748
出願日: 2001年11月30日
公開日(公表日): 2003年06月13日
要約:
【要約】【課題】 不揮発性半導体記憶装置の微細化または高信頼化を図る。【解決手段】 シリコン基板100に形成されたp型ウエル101中のソース/ドレイン拡散層105、第1のゲートである浮遊ゲート107b、第2のゲートである制御ゲート(ワード線)110a、及び第3ゲート103aから構成され、浮遊ゲート107bとp型ウエル101はトンネル絶縁膜106aに、第3ゲート103aとp型ウエル101はゲート絶縁膜102に、浮遊ゲート107bと第3ゲート103aは絶縁膜106bに、浮遊ゲート107bとワード線(制御ゲート)110aは絶縁膜(ONO膜)109aに、第3ゲート103aとワード線(制御ゲート)110aはシリコン酸化膜104bにより、それぞれ分離されているメモリセルにおいて、ゲート絶縁膜102の膜厚に比べトンネル絶縁膜106aの膜厚を大とする。
請求項(抜粋):
(a)半導体基板中の半導体領域内に形成されたソース、ドレイン領域と、(b)前記ソース、ドレイン間上に第1絶縁膜を介して形成された第1ゲートと、(c)前記第1ゲート上に第2絶縁膜を介して形成された第2ゲートと、(d)前記ソース、ドレイン間上に第3絶縁膜を介して形成された第3ゲートと、を有し、(e)前記第1絶縁膜の膜厚が前記第3絶縁膜の膜厚より大きいことを特徴とする不揮発性半導体記憶装置。
IPC (4件):
H01L 21/8247 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792
FI (2件):
H01L 27/10 434 ,  H01L 29/78 371
Fターム (43件):
5F083EP14 ,  5F083EP26 ,  5F083EP27 ,  5F083EP30 ,  5F083EP32 ,  5F083EP33 ,  5F083ER02 ,  5F083ER09 ,  5F083ER14 ,  5F083ER15 ,  5F083ER18 ,  5F083ER19 ,  5F083ER21 ,  5F083ER29 ,  5F083GA09 ,  5F083GA21 ,  5F083GA28 ,  5F083JA04 ,  5F083JA35 ,  5F083JA39 ,  5F083JA53 ,  5F083PR37 ,  5F083PR44 ,  5F083PR54 ,  5F101BA03 ,  5F101BA04 ,  5F101BA15 ,  5F101BA23 ,  5F101BA26 ,  5F101BA29 ,  5F101BA36 ,  5F101BA37 ,  5F101BB04 ,  5F101BB09 ,  5F101BC11 ,  5F101BD22 ,  5F101BE02 ,  5F101BE05 ,  5F101BE07 ,  5F101BF02 ,  5F101BH02 ,  5F101BH03 ,  5F101BH09
引用特許:
審査官引用 (3件)

前のページに戻る