特許
J-GLOBAL ID：200903008857358992
半導体集積回路
発明者：
出願人/特許権者：
代理人 (1件)：
山口 巖
公報種別：公開公報
出願番号（国際出願番号）：特願平8-315779
公開番号（公開出願番号）：特開平10-163335
出願日： 1996年11月27日
公開日（公表日）： 1998年06月19日
要約：
【要約】【課題】プッシュプル型ドライバICの寄生電流を減じて、低消費電力化を図る。【解決手段】活性領域となるn形の島4、5にn+ 埋め込み領域3a、3bを形成し、このn+ 埋め込み領域3a、3bに達するようにn+ ドレインウォール領域6、7を形成する。n形の島4にはハイサイドトランジスタN2 となる横型のpチャネルMOSFETを形成し、n形の島5にはローサイドトランジスタN1 となる縦型のnチャネルMOSFETを形成する。ハイサイドトランジスタN2 側では、電源端子VDHとソース電極13および金属電極15が接続され、ドレイン電極14と出力端子DOが接続される。またローサイドトランジスタN1 側では、ドレイン電極21と出力端子DOとを接続し、ソース電極20と、p形の分離領域3a上に形成された金属電極22とグランド端子GNDとを接続する。
請求項（抜粋）：
ハイサイドトランジスタと、ローサイドトランジスタと、それらのトランジスタにそれぞれ逆並列に接続されたダイオードとを有するプッシュプル型出力回路を含む集積回路において、前記のハイサイドトランジスタとローサイドトランジスタとが分離領域で囲まれた活性領域に形成されることを特徴とする半導体集積回路。
IPC (3件)：
H01L 21/8234
, H01L 27/06
, H03K 19/0175
H01L 27/06 102 A
, H03K 19/00 101 F
