特許
J-GLOBAL ID：200903008892744960
マルチCPUシステムのDMA転送方法及びその装置
発明者：
出願人/特許権者：
代理人 (1件)：
古谷 史旺 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-198646
公開番号（公開出願番号）：特開平8-063422
出願日： 1994年08月23日
公開日（公表日）： 1996年03月08日
要約：
【要約】【目的】 本発明は、マルチCPUシステムのDMA転送方法及びその装置に関し、管理CPUを用いずに、DMA転送の排他制御を行うことを目的とする。【構成】 CPUユニットの各々に設けられたDMA設定手段と、該DMA設定手段によるDMA設定に応答してCPUユニットのメモリと入出力装置との間でDMA転送の制御を行う入出力制御ユニットを有するマルチCPUシステムのDMA転送装置において、入出力制御ユニットに設けられ、CPUユニットによってビットが設定、解除されるDMA転送排他制御ビット設定部と、CPUユニットに設けられ、DMA転送排他制御ビット設定部を参照してDMA設定手段によるDMAコントローラへのDMA設定を行わせるDMA設定制御手段とを設けたことを特徴とする
請求項（抜粋）：
複数のCPUユニットと入出力装置との間でDMA転送の制御を行う入出力制御ユニットを有するマルチCPUシステムのDMA転送方法において、前記CPUユニットから入出力制御ユニットに対してDMA設定を行うに際して、入出力制御ユニットのDMA転送排他制御ビットを参照し、該DMA転送排他制御ビットが他のCPUユニットによりDMA中に設定されているとき、前記DMA転送排他制御ビットを参照したCPUユニットによるDMA設定を待機させ、前記DMA転送排他制御ビットが該DMA転送排他制御ビットを設定したCPUユニットにより解除され、DMA転送中を示していないとき前記DMA転送排他制御ビットを参照したCPUユニットによりDMA設定を行なってDMA転送を開始することを特徴とするマルチCPUシステムのDMA転送方法。
引用特許：
前のページに戻る
