半導体記憶装置

発明者： , ,
出願人/特許権者：
代理人 (1件)：山本秀策
公報種別：公開公報
出願番号（国際出願番号）：特願平8-149615
公開番号（公開出願番号）：特開平9-331030
出願日： 1996年06月11日
公開日（公表日）： 1997年12月22日
要約：

【要約】【課題】階層ビット線方式のROM101において、メモリセルアレイの面積の縮小、及びアクセスマージンの増加を図る。【解決手段】バンク選択用トランジスタBT1Bを、隣接するバンク領域BANK1及びBANK2で共用すると共に、該バンク選択用トランジスタBT1Bを、副ビット線SA5A及SA5Bと主ビット線MB1とを接続するための補助導電領域BB1の、該ビット線と平行な辺に沿って配置した。

請求項（抜粋）：

複数のブロックに分割された半導体記憶装置であって、該各ブロックに対応するバンク領域は、複数の副ビット線と、マトリクス状に配列された複数のメモリトランジスタからなり、該メモリトランジスタのドレイン又はソースが該副ビット線に接続されたメモリセルアレイと、該メモリトランジスタのゲートに接続され、該副ビット線と交差した複数のワード線と、該副ビット線に接続され、該メモリセルアレイの、該副ビット線の端部側に配置されたバンク選択トランジスタと、該バンク選択トランジスタのゲートに接続され、該ワード線に略平行に配線された複数のバンク選択線と、該副ビット線に該バンク選択トランジスタを介して接続される補助導電領域とを備えており、該バンク領域は、隣接するもの同士が該補助導電領域を共用するよう繰り返し配置されており、隣接する該バンク領域間では、該補助導電領域を共用する副ビット線がその対向端にて接続されている半導体記憶装置。

IPC (2件)：

H01L 27/10 431 , G11C 16/06

FI (2件)：

H01L 27/10 431 , G11C 17/00 309 K

引用特許：

出願人引用 (2件)

半導体メモリ装置
公報種別：公開公報出願番号：特願平5-134554 出願人：三洋電機株式会社
半導体読み出し専用メモリ
公報種別：公開公報出願番号：特願平4-250147 出願人：シャープ株式会社

前のページに戻る