特許
J-GLOBAL ID：200903008980690403
マルチスレッド中央演算装置および同時マルチスレッディング制御方法
発明者：
出願人/特許権者：
代理人 (1件)：
特許業務法人ウィルフォート国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2005-167364
公開番号（公開出願番号）：特開2006-343872
出願日： 2005年06月07日
公開日（公表日）： 2006年12月21日
要約：
【課題】 同時マルチスレッディングを行なうCPUによるスレッド実行時間の予測精度を向上させる。【解決手段】 CPU内で、各スレッドの優先度が設定され、原則として上位優先度のスレッドが下位優先度のスレッドより優先的に処理されるよう、複数スレッドの命令の処理順序/頻度が制御される。それにより、同時処理されるスレッド間の資源の競合が調停される。加えて、CPU内で各スレッドの実行命令数の目標値が設定され、一定周期で各スレッドの周期当たり実行命令数がカウントされ、そして、実行命令数と目標値との比較に基づくフィードバック制御動作により、優先度を用いた命令処理順序/頻度が修正される。それにより、どのようなスレッドの組み合わせで複数スレッドの同時処理が行われても、各スレッドの実行時間(またはIPC)が所望値近傍に安定して保たれる。【選択図】図3
請求項（抜粋）：
複数のスレッドを並列的に処理するマルチスレッド中央演算装置において、
各スレッドの優先度を記憶する優先度記憶手段と、
前記各スレッドの優先度を用いて、前記複数のスレッドの命令の処理の順序または頻度を制御する第1の制御手段と、
各スレッドの命令実行目標を記憶する目標記憶手段と、
前記各スレッドの命令実行状態を監視し、前記実行命令状況と前記命令実行目標を用いたフィードバック制御動作により、前記複数のスレッドの命令の処理の順序または頻度を制御する第2の制御手段と
を備えたマルチスレッド中央演算装置。
IPC (3件)：
G06F 9/46
, G06F 9/38
, G06F 9/48
G06F9/46 410
, G06F9/38 370X
, G06F9/46 452G
5B013AA05
, 5B013AA11
, 5B013DD10
