特許
J-GLOBAL ID：200903008988716967

フレキシブル回路基板および電子デバイス

発明者：
小紫 賢一

小紫 賢一 について

, 
松尾 茂樹

松尾 茂樹 について


出願人/特許権者：
京セラ株式会社

京セラ株式会社 について


公報種別：公開公報
出願番号（国際出願番号）：特願2000-278595
公開番号（公開出願番号）：特開2002-094199
出願日： 2000年09月13日
公開日（公表日）： 2002年03月29日
要約：
【要約】【課題】小型化、高密度配線化および低コスト化を達成したフレキシブル回路基板を提供する【解決手段】フィルム1に所定の配線パターンを形成し、この配線パターン上にレジスト2を被膜し、そのレジスト2内にIC搭載用のレジスト除去部3を設け、レジスト除去部3内にIC接続用端子4を形成し、レジスト2の外側領域に外部接続用端子5を形成し、さらにIC接続用端子4と外部接続用端子5とを結線するリード6をフィルム1とレジスト2との間に介在させている。レジスト2にはIC搭載用アライメントマーク11を形成し、リード6に並べてIC搭載アライメントマーク用引き出し配線12を設け、このIC搭載アライメントマーク用引き出し配線12の一方端をIC搭載用アライメントマーク11に接続し、他方端を外部接続用端子5の付近に延在している。
請求項（抜粋）：
フィルムの表面に所定の配線パターンを形成し、この配線パターン上に保護膜を被膜し、その保護膜内に素子チップ搭載用の保護膜除去部を設け、この保護膜除去部に素子チップ接続用端子を、保護膜の外側領域に外部接続用端子を形成し、少なくともこれら素子チップ接続用端子および外部接続用端子ならびに双方の接続端子を結線するリードでもって前記配線パターンと成したフレキシブル回路基板であって、前記保護膜の一部除去部分に素子チップ搭載用アライメントマークを形成し、前記リードに並べて素子チップ搭載アライメントマーク用引き出し配線を設け、この素子チップ搭載アライメントマーク用引き出し配線の一方端が素子チップ搭載用アライメントマークに接続され、他方端を外部接続用端子付近に延在して成るフレキシブル回路基板。
IPC (3件)：
H05K 1/02 ,  G02F 1/1345 ,  H01L 23/12
FI (4件)：
H05K 1/02 R ,  G02F 1/1345 ,  H01L 23/12 F ,  H01L 23/12 Q
Fターム (15件)：
2H092GA40 ,  2H092GA50 ,  2H092GA57 ,  2H092NA25 ,  2H092PA01 ,  2H092PA06 ,  5E338AA12 ,  5E338AA16 ,  5E338BB63 ,  5E338BB75 ,  5E338CC01 ,  5E338CD33 ,  5E338DD12 ,  5E338DD32 ,  5E338EE43
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM