特許
J-GLOBAL ID：200903009030560038

LDMOSトランジスタを含む半導体装置

発明者：
藤井 宏基

藤井 宏基 について


出願人/特許権者：
NECエレクトロニクス株式会社

NECエレクトロニクス株式会社 について


代理人 (1件)： 速水 進治
公報種別：公開公報
出願番号（国際出願番号）：特願2004-289660
公開番号（公開出願番号）：特開2006-108208
出願日： 2004年10月01日
公開日（公表日）： 2006年04月20日
要約：
【課題】 LDMOSトランジスタを高耐圧にするとともに、オン抵抗を低減させる。【解決手段】 半導体装置100は、P型シリコン基板102と、P型シリコン基板102上に形成されたゲート電極120と、ゲート電極120の横方向に形成されたドレイン(第二N型拡散領域109)と、ドレイン(第二N型拡散領域109)上に形成されたドレイン電極130と、ゲート電極120とドレイン電極130との間に設けられ、ゲート絶縁膜112よりも膜厚の厚い絶縁膜(フィールド酸化膜106)と、前記絶縁膜上において、ドレイン電極130に沿って形成された電界制御電極118と、により構成されたLDMOSトランジスタを含む。【選択図】 図1
請求項（抜粋）：
半導体基板と、 前記半導体基板上に形成されたゲート電極と、 前記ゲート電極の横方向に形成されたドレインと、 前記ドレイン上に形成されたドレイン電極と、 前記ゲート電極と前記ドレインとの間に設けられ、ゲート絶縁膜よりも膜厚の厚い絶縁膜と、 前記絶縁膜上において、前記ドレイン電極に沿って形成された電界制御電極と、 により構成されたLDMOSトランジスタを含むことを特徴とする半導体装置。
IPC (4件)：
H01L 29/78 ,  H01L 21/28 ,  H01L 29/423 ,  H01L 29/49
FI (3件)：
H01L29/78 301D ,  H01L21/28 301A ,  H01L29/58 G
Fターム (36件)：
4M104AA01 ,  4M104BB01 ,  4M104CC05 ,  4M104DD65 ,  4M104FF00 ,  4M104GG09 ,  4M104GG18 ,  5F140AA25 ,  5F140AA30 ,  5F140AC21 ,  5F140BA01 ,  5F140BC06 ,  5F140BD19 ,  5F140BF01 ,  5F140BF04 ,  5F140BF44 ,  5F140BG08 ,  5F140BG12 ,  5F140BG38 ,  5F140BG53 ,  5F140BH13 ,  5F140BH15 ,  5F140BH30 ,  5F140BH43 ,  5F140BH47 ,  5F140BJ01 ,  5F140BJ08 ,  5F140BK02 ,  5F140BK13 ,  5F140BK25 ,  5F140CB01 ,  5F140CB08 ,  5F140CC07 ,  5F140CD09 ,  5F140CE07 ,  5F140CE20
引用特許：
出願人引用 (2件)

前のページに戻る

TOP

BOTTOM